高速CMOS智能相机研究
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第一章 绪论 | 第12-21页 |
| ·引言 | 第12-13页 |
| ·图像传感器发展现状 | 第13-16页 |
| ·智能相机简介 | 第16-19页 |
| ·智能相机构成 | 第17-18页 |
| ·智能相机的典型产品介绍 | 第18-19页 |
| ·本文的研究意义 | 第19-20页 |
| ·论文组织结构 | 第20-21页 |
| 第二章 CMOS 图像传感器 | 第21-35页 |
| ·CMOS 图像传感器 | 第21-24页 |
| ·LUPA1300-2 介绍 | 第24-34页 |
| ·主要特点 | 第25-27页 |
| ·LUPA1300-2 的结构 | 第27-28页 |
| ·工作时序 | 第28-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 智能相机方案设计 | 第35-45页 |
| ·总体方案设计 | 第35-39页 |
| ·总体方案选择 | 第35-38页 |
| ·FPGA 选型 | 第38-39页 |
| ·信号完整性分析 | 第39-41页 |
| ·信号完整性处理措施 | 第41-44页 |
| ·消除反射 | 第41-42页 |
| ·消除串扰 | 第42-43页 |
| ·电源、地线噪声处理 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 软件设计 | 第45-72页 |
| ·基于Verilog HDL 的FPGA 设计 | 第45-48页 |
| ·Verilog HDL 硬件描述语言 | 第45-46页 |
| ·FPGA 设计流程 | 第46-48页 |
| ·FPGA 逻辑功能模块设计 | 第48-63页 |
| ·驱动时序设计 | 第49-51页 |
| ·像素处理模块 | 第51-56页 |
| ·PAL-D 接口设计 | 第56-60页 |
| ·VGA 接口设计 | 第60-61页 |
| ·千兆网络接口 | 第61-63页 |
| ·上位机软件设计 | 第63-67页 |
| ·MSComm 控件介绍 | 第63-64页 |
| ·MSComm 控件常用属性 | 第64-65页 |
| ·使用MSComm 控件设计程序 | 第65-67页 |
| ·非均匀性校正 | 第67-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 实验结果 | 第72-78页 |
| ·CMOS 成像电路 | 第72-76页 |
| ·显示接口电路 | 第76-78页 |
| 第六章 总结和展望 | 第78-80页 |
| ·总结 | 第78-79页 |
| ·展望 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 在学期间学术成果情况 | 第82-83页 |
| 指导教师及作者简介 | 第83-84页 |
| 致谢 | 第84页 |
