| 目录 | 第4-7页 |
| 表目录 | 第7-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-12页 |
| Abstract | 第12-13页 |
| 第一章 绪论 | 第14-37页 |
| 1.1 研究背景及目的意义 | 第14-23页 |
| 1.1.1 研究背景 | 第14-22页 |
| 1.1.2 目的意义 | 第22-23页 |
| 1.2 相关技术研究现状 | 第23-33页 |
| 1.2.1 演化硬件技术 | 第24-27页 |
| 1.2.2 可重构技术 | 第27-33页 |
| 1.3 主要研究内容及贡献 | 第33-34页 |
| 1.4 论文组织结构 | 第34-37页 |
| 第二章 基于 LUT 结构的比特流增量硬件重构技术 | 第37-49页 |
| 2.1 引言 | 第37-39页 |
| 2.2 硬件编码研究现状 | 第39-40页 |
| 2.2.1 直接型编码 | 第39页 |
| 2.2.2 间接型编码 | 第39-40页 |
| 2.3 二维映射比特流增量硬件编码方案 | 第40-44页 |
| 2.4 改进差分遗传算法 | 第44-45页 |
| 2.5 仿真实验 | 第45-48页 |
| 2.6 小结 | 第48-49页 |
| 第三章 基于基因表达式树的硬件元构件编码 | 第49-58页 |
| 3.1 引言 | 第49-50页 |
| 3.2 硬件元构件构造方法 | 第50-52页 |
| 3.3 硬件元构件编码方案 | 第52-55页 |
| 3.3.1 GEP 编码 | 第53页 |
| 3.3.2 HECCGET 编码 | 第53-55页 |
| 3.4 元构件间最短连接问题 | 第55-57页 |
| 3.5 小结 | 第57-58页 |
| 第四章 基于硬件元构件的混合遗传算法 | 第58-70页 |
| 4.1 引言 | 第58页 |
| 4.2 OHCEC 问题数学模型 | 第58-60页 |
| 4.3 基本遗传算法 | 第60-62页 |
| 4.4 局部优化的混合遗传算法 | 第62-66页 |
| 4.4.1 启发式算法 | 第62-65页 |
| 4.4.2 混合遗传算法 | 第65-66页 |
| 4.5 仿真实验 | 第66-69页 |
| 4.6 小结 | 第69-70页 |
| 第五章 基于演化硬件的适应度评估模型及其算法 | 第70-89页 |
| 5.1 引言 | 第70-72页 |
| 5.2 基于比特流进化电路的在线适应度评估 | 第72-77页 |
| 5.2.1 在线适应度评估原理 | 第72-74页 |
| 5.2.2 线性变换可缩放适应度评估模型及算法 | 第74-77页 |
| 5.3 基于硬件元构件进化电路的离线适应度评估 | 第77-83页 |
| 5.3.1 离线适应度评估原理 | 第78-79页 |
| 5.3.2 权值借还多目标适应度评估模型及算法 | 第79-83页 |
| 5.4 仿真实验 | 第83-88页 |
| 5.4.1 在线适应度评估算法仿真实验 | 第83-85页 |
| 5.4.2 离线适应度评估算法仿真实验 | 第85-88页 |
| 5.5 小结 | 第88-89页 |
| 第六章 可重构路由交换平台硬件构件重构机制 | 第89-109页 |
| 6.1 引言 | 第89-90页 |
| 6.2 硬件构件模型 | 第90-95页 |
| 6.2.1 抽象模型 | 第91-94页 |
| 6.2.2 功能描述 | 第94页 |
| 6.2.3 性能描述 | 第94页 |
| 6.2.4 资源描述 | 第94-95页 |
| 6.3 硬件构件支撑环境 | 第95-103页 |
| 6.3.1 开发环境 | 第95-98页 |
| 6.3.2 运行环境 | 第98-103页 |
| 6.4 硬件构件/组件重构机制 | 第103-108页 |
| 6.4.1 重构原理 | 第104-105页 |
| 6.4.2 重构机制 | 第105-108页 |
| 6.5 小结 | 第108-109页 |
| 第七章 结束语 | 第109-112页 |
| 7.1 创新性研究成果 | 第109-110页 |
| 7.2 进一步研究工作 | 第110-112页 |
| 参考文献 | 第112-121页 |
| 作者简历 攻读博士学位期间完成的主要工作 | 第121-123页 |
| 致谢 | 第123页 |