多核PLC处理器的并行语言设计研究
摘要 | 第6-7页 |
abstract | 第7-8页 |
第1章 绪论 | 第12-23页 |
1.1 引言 | 第12页 |
1.2 单核CPU的发展限制 | 第12-13页 |
1.3 多核处理器 | 第13-16页 |
1.3.1 多核处理器简介 | 第13-14页 |
1.3.2 多核CPU硬件结构 | 第14-15页 |
1.3.3 多核国内外发展现状 | 第15-16页 |
1.4 PLC中央处理器模块 | 第16-17页 |
1.5 并行语言 | 第17-20页 |
1.5.1 并行语言简介 | 第17-18页 |
1.5.2 并行语言国内外现状 | 第18-20页 |
1.5.3 并行程序设计模式 | 第20页 |
1.6 语言与算法的区别 | 第20-21页 |
1.7 课题的研究现状 | 第21-22页 |
1.8 论文的章节结构 | 第22页 |
1.9 本章小结 | 第22-23页 |
第2章 基于PLC的自动控制程序并行化 | 第23-29页 |
2.1 引言 | 第23页 |
2.2 相关知识 | 第23-24页 |
2.2.1 并行化 | 第23页 |
2.2.2 并行粒度 | 第23-24页 |
2.3 程序块(Program Block) | 第24页 |
2.4 并行化方案 | 第24-27页 |
2.5 并行调度 | 第27-28页 |
2.6 本章小结 | 第28-29页 |
第3章 PSC多核编程模型设计 | 第29-45页 |
3.1 引言 | 第29页 |
3.2 并行分析与分类 | 第29-33页 |
3.2.1 串行和并行 | 第29-30页 |
3.2.2 静态并行和动态并行 | 第30页 |
3.2.3 同步并行和异步并行 | 第30-31页 |
3.2.4 耦合并行和无耦合并行 | 第31-33页 |
3.3 PSC并行模型 | 第33-38页 |
3.3.1 Psc模型 | 第33-35页 |
3.3.2 Set | 第35页 |
3.3.3 Plc模型 | 第35-36页 |
3.3.4 Syn | 第36页 |
3.3.5 Asyn | 第36页 |
3.3.6 约 | 第36-37页 |
3.3.7 句柄(ID) | 第37页 |
3.3.8 优先与时限 | 第37-38页 |
3.4 语言系统 | 第38-41页 |
3.4.1 命令集 | 第38-39页 |
3.4.2 编译器 | 第39-41页 |
3.5 并行计算实例 | 第41-43页 |
3.6 本章小结 | 第43-45页 |
第4章 并行语言模型设计 | 第45-52页 |
4.1 引言 | 第45页 |
4.2 并行语言模型的设计原则 | 第45-46页 |
4.2.1 并行性 | 第45-46页 |
4.2.2 简易性 | 第46页 |
4.2.3 通用性 | 第46页 |
4.3 并行语言模型的多层框架 | 第46-50页 |
4.3.1 用户层编程框架 | 第46页 |
4.3.2 进程 | 第46-48页 |
4.3.3 通信层框架 | 第48-49页 |
4.3.4 底层框架模型 | 第49-50页 |
4.3.5 多层架构间关系 | 第50页 |
4.4 本章小结 | 第50-52页 |
第5章 并行编程语言的设计与实现 | 第52-61页 |
5.1 引言 | 第52页 |
5.2 底层框架实现 | 第52-56页 |
5.2.1 多核处理器的抽象实现 | 第52-54页 |
5.2.2 多核处理器指令的实现 | 第54-55页 |
5.2.3 指令机器码 | 第55-56页 |
5.3 用户层的实现 | 第56-57页 |
5.4 通信层的实现 | 第57-59页 |
5.5 本章小结 | 第59-61页 |
第6章 并行语言仿真测试 | 第61-65页 |
6.1 引言 | 第61页 |
6.2 并行语言仿真软件 | 第61页 |
6.3 并行语言仿真 | 第61-63页 |
6.3.1 底层PSC模型仿真 | 第62页 |
6.3.2 仿真结果 | 第62-63页 |
6.4 核间通信仿真 | 第63-64页 |
6.5 本章小结 | 第64-65页 |
论文总结 | 第65-66页 |
参考文献 | 第66-69页 |
攻读硕士学位期间发表的论文和取得的科研成果 | 第69-70页 |
致谢 | 第70-71页 |