高可靠小型测控应答机的研究与改进
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第11-18页 |
| 1.1 课题研究的背景和现状 | 第11-13页 |
| 1.1.1 微小卫星研究背景介绍 | 第11页 |
| 1.1.2 测控应答机研究背景介绍 | 第11-13页 |
| 1.2 论文的研究背景介绍 | 第13-16页 |
| 1.2.1 现有应答机简述 | 第13-15页 |
| 1.2.2 存在的不足与解决方案 | 第15-16页 |
| 1.3 论文工作与章节安排 | 第16-18页 |
| 2 小型测控应答机可靠性设计 | 第18-25页 |
| 2.1 可靠性方案设计 | 第19-23页 |
| 2.1.1 单粒子效应简介 | 第19-21页 |
| 2.1.2 改进方案分析 | 第21-23页 |
| 2.1.3 最终方案介绍 | 第23页 |
| 2.2 反熔丝FPGA软件设计 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 3 数模结合载波跟踪环设计 | 第25-33页 |
| 3.1 原应答机灵敏度不足的原因 | 第25-26页 |
| 3.1.1 应答机灵敏度的限制因素 | 第25页 |
| 3.1.2 现有测控应答机载波跟踪环结构分析 | 第25-26页 |
| 3.2 载波跟踪环结构设计 | 第26-28页 |
| 3.2.1 数字载波跟踪环结构 | 第26-27页 |
| 3.2.2 模拟载波跟踪环结构 | 第27-28页 |
| 3.2.3 数模结合载波跟踪环结构 | 第28页 |
| 3.3 方案介绍及硬件电路设计 | 第28-31页 |
| 3.3.1 方案介绍 | 第28-29页 |
| 3.3.2 环路滤波器的设计 | 第29-31页 |
| 3.4 测试结果及分析 | 第31-32页 |
| 3.5 章小结 | 第32-33页 |
| 4 高速数传模块设计 | 第33-46页 |
| 4.1 高速数传需求分析 | 第33页 |
| 4.2 高速数传方案设计 | 第33-36页 |
| 4.2.1 数字调制高速数传方案 | 第33-34页 |
| 4.2.2 模拟调制高速数传方案 | 第34-35页 |
| 4.2.3 最终方案介绍 | 第35-36页 |
| 4.3 调制过程中非理想因素分析 | 第36-40页 |
| 4.3.1 DQPSK | 第36-37页 |
| 4.3.2 IQ不平衡 | 第37-38页 |
| 4.3.3 本振泄露与边带抑制 | 第38-40页 |
| 4.4 硬件电路的设计与实现 | 第40-44页 |
| 4.4.1 芯片选型 | 第40页 |
| 4.4.2 高速DAC的设计与实现 | 第40-42页 |
| 4.4.3 频率综合器的设计与实现 | 第42-43页 |
| 4.4.4 模拟调制器的设计与实现 | 第43页 |
| 4.4.5 芯片间的互连 | 第43-44页 |
| 4.5 测试结果及分析 | 第44-45页 |
| 4.6 本章小结 | 第45-46页 |
| 5 射频前端天线网络盒设计 | 第46-56页 |
| 5.1 天线网络盒的功能简述与方案设计 | 第46-51页 |
| 5.1.1 功能简述及其意义 | 第46-47页 |
| 5.1.2 传统方案介绍 | 第47-48页 |
| 5.1.3 方案设计 | 第48-49页 |
| 5.1.4 器件位置考虑 | 第49-51页 |
| 5.2 硬件电路设计 | 第51-54页 |
| 5.2.1 芯片选型 | 第51-52页 |
| 5.2.2 系统可靠性设计 | 第52-54页 |
| 5.3 测试结果及分析 | 第54-55页 |
| 5.4 本章小结 | 第55-56页 |
| 6 小型测控应答机整机性能测试 | 第56-61页 |
| 6.1 测试方案介绍 | 第56-57页 |
| 6.1.1 硬件平台介绍 | 第56页 |
| 6.1.2 测试方案介绍 | 第56-57页 |
| 6.2 整机性能测试 | 第57-60页 |
| 6.2.1 射频接收链路测试与分析 | 第57-58页 |
| 6.2.2 射频发射链路测试与分析 | 第58-60页 |
| 6.2.3 整机功耗测试与分析 | 第60页 |
| 6.3 本章小结 | 第60-61页 |
| 7 总结和展望 | 第61-63页 |
| 7.1 本文总结 | 第61-62页 |
| 7.2 工作展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 作者简介 | 第65页 |
