基于CPCI总线的多路数据再生系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·选题背景 | 第8-9页 |
| ·总线技术的选用 | 第9-11页 |
| ·D/A转换技术的发展方向 | 第11页 |
| ·本文的主要工作 | 第11-13页 |
| 第2章 多路数据再生系统总体方案设计 | 第13-19页 |
| ·基于CPCI总线的多路数据再生系统的功能要求 | 第13页 |
| ·基于CPCI总线的多路数据再生系统的技术指标 | 第13-14页 |
| ·多路数据再生系统的总体方案 | 第14-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 器件的选用 | 第19-25页 |
| ·CPCI桥接芯片的选用 | 第19-20页 |
| ·FPGA芯片的选用 | 第20-21页 |
| ·DSP芯片的选择 | 第21-23页 |
| ·TigerSHARC系列DSP的选用 | 第21-22页 |
| ·ADSP TS201S芯片的选用 | 第22-23页 |
| ·D/A芯片的选用 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第4章 系统的硬件设计 | 第25-57页 |
| ·CPCI总线接口实现 | 第25-32页 |
| ·CPCI总线协议信号 | 第25-27页 |
| ·CPCI总线接口设计 | 第27-29页 |
| ·PCI9056的配置 | 第29-30页 |
| ·FPGA逻辑接口设计 | 第30-32页 |
| ·DSP模块电路设计 | 第32-38页 |
| ·DSP模块电路结构 | 第32-33页 |
| ·链路口(link)连接 | 第33-37页 |
| ·JTAG下载模块的连接 | 第37-38页 |
| ·数/模转换的设计 | 第38-48页 |
| ·CS4345的连接 | 第38-41页 |
| ·32路数模转换的实现 | 第41-44页 |
| ·多板同步电路的实现 | 第44-45页 |
| ·信号调理电路设计 | 第45-48页 |
| ·D/A板的整体设计 | 第48-56页 |
| ·电源的设计 | 第49-52页 |
| ·时钟的设计 | 第52-54页 |
| ·抗干扰设计 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 FPGA逻辑与DSP程序的实现 | 第57-66页 |
| ·FPGA逻辑的实现 | 第57-64页 |
| ·控制逻辑和时钟模块 | 第58-60页 |
| ·FIFO模块 | 第60-61页 |
| ·32通道对应模块 | 第61-64页 |
| ·DSP程序的实现 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第6章 系统功能和指标测试 | 第66-79页 |
| ·系统功能测试 | 第66-70页 |
| ·CPCI总线的测试 | 第66-68页 |
| ·本板数模转换功能测试 | 第68-69页 |
| ·链路口传输测试 | 第69-70页 |
| ·D/A板技术指标的测试方法和测试结果 | 第70-76页 |
| ·测试D/A板技术指标的传统方法 | 第70-71页 |
| ·测试D/A板技术指标的新方法 | 第71-73页 |
| ·检验结果与分析 | 第73-76页 |
| ·多板同步的检验 | 第76-78页 |
| ·多板同步的实现 | 第77页 |
| ·多板性能的测试 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 结论 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 攻读硕士学位期间所发表的论文 | 第83-84页 |
| 致谢 | 第84页 |
