| 摘要 | 第11-12页 |
| ABSTRACT | 第12页 |
| 第一章 绪论 | 第13-25页 |
| 1.1 研究背景 | 第13-22页 |
| 1.1.1 GPDSP处理器概述 | 第14-16页 |
| 1.1.2 HPL介绍 | 第16-17页 |
| 1.1.3 DMA介绍 | 第17-22页 |
| 1.2 论文组织结构 | 第22-25页 |
| 1.2.1 本文内容 | 第22页 |
| 1.2.2 论文组织结构 | 第22-25页 |
| 第二章 评测算法分析和DMA设计 | 第25-39页 |
| 2.1 评测算法分析 | 第25-29页 |
| 2.1.1 HPL理论分析 | 第25-27页 |
| 2.1.2 GEMM理论分析 | 第27-29页 |
| 2.2 GPDSP的DMA整体设计 | 第29-38页 |
| 2.2.1 DMA功能概述 | 第29-31页 |
| 2.2.2 DMA整体结构介绍 | 第31-35页 |
| 2.2.3 DMA传输过程介绍 | 第35-38页 |
| 2.3 本章小结 | 第38-39页 |
| 第三章 DMA矩阵转置传输 | 第39-57页 |
| 3.1 DMA矩阵转置传输设计需求 | 第39-40页 |
| 3.2 传统矩阵转置传输的实现 | 第40-42页 |
| 3.2.1 传统矩阵转置传输介绍 | 第40页 |
| 3.2.2 传统矩阵转置传输的具体实现方案 | 第40-42页 |
| 3.3 DMA矩阵转置传输设计和实现 | 第42-50页 |
| 3.3.1 传输粒度 | 第42页 |
| 3.3.2 结构和具体实现 | 第42-49页 |
| 3.3.3 模拟验证 | 第49-50页 |
| 3.4 效率提升 | 第50-53页 |
| 3.5 矩阵转置的面积和功耗开销 | 第53-54页 |
| 3.5.1 面积开销 | 第53-54页 |
| 3.5.2 功耗开销 | 第54页 |
| 3.6 本章小结 | 第54-57页 |
| 第四章 分段传输与核间同步段传输 | 第57-83页 |
| 4.1 分段传输与核间同步传输的设计背景 | 第57-65页 |
| 4.1.1 基于GEPP-GEBP思想的GEMM实现方案 | 第57-61页 |
| 4.1.2 数据传输速度和存储器分析 | 第61-63页 |
| 4.1.3 分段传输与核间同步传输 | 第63-65页 |
| 4.2 DMA分段传输设计和实现 | 第65-69页 |
| 4.2.1 支持分段传输的硬件结构设计 | 第65-66页 |
| 4.2.2 分段传输的两种结束方式 | 第66-68页 |
| 4.2.3 模拟验证 | 第68-69页 |
| 4.3 效率提升 | 第69-71页 |
| 4.4 分段传输的面积和功耗开销 | 第71页 |
| 4.4.1 面积开销 | 第71页 |
| 4.4.2 功耗开销 | 第71页 |
| 4.5 分段传输的改进 | 第71-76页 |
| 4.5.1 阻塞分段传输的设计和实现 | 第73-75页 |
| 4.5.2 阻塞分段传输的效率提升 | 第75-76页 |
| 4.6 DMA核间同步传输设计与实现 | 第76-79页 |
| 4.6.1 DMA核间同步传输设计 | 第76-77页 |
| 4.6.2 模拟验证 | 第77-79页 |
| 4.7 效率提升 | 第79-80页 |
| 4.8 核间同步传输的面积和功耗开销 | 第80-81页 |
| 4.8.1 面积开销 | 第81页 |
| 4.8.2 功耗开销 | 第81页 |
| 4.9 本章小结 | 第81-83页 |
| 第五章 结语 | 第83-85页 |
| 5.1 本文工作总结 | 第83-84页 |
| 5.2 未来工作展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 作者在学期间取得的学术成果 | 第89页 |