基于PCIE总线的图像数据传输系统设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15-18页 |
| 1.1.1 系统总线的发展 | 第15-16页 |
| 1.1.2 研究意义 | 第16-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 论文主要工作与结构安排 | 第19-21页 |
| 第二章 系统概要设计 | 第21-27页 |
| 2.1 系统技术要求 | 第21-22页 |
| 2.2 系统组成与工作原理 | 第22-24页 |
| 2.2.1 系统组成 | 第22-24页 |
| 2.2.2 工作原理 | 第24页 |
| 2.3 模块功能分析 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 系统硬件设计 | 第27-35页 |
| 3.1 LVDS接口电路设计 | 第27-28页 |
| 3.1.1 LVDS信号介绍 | 第27-28页 |
| 3.1.2 LVDS接口电路实现 | 第28页 |
| 3.2 FPGA配置电路设计 | 第28-31页 |
| 3.2.1 FPGA配置方式 | 第29页 |
| 3.2.2 FPGA配置电路实现 | 第29-31页 |
| 3.3 供电电路设计 | 第31-32页 |
| 3.3.1 供电需求分析 | 第31页 |
| 3.3.2 供电电路实现 | 第31-32页 |
| 3.4 隔离电路设计 | 第32-33页 |
| 3.5 本章小结 | 第33-35页 |
| 第四章 FPGA内部逻辑分析与设计 | 第35-57页 |
| 4.1 PCIE总线结构 | 第35-42页 |
| 4.1.1 PCIE总线拓扑结构 | 第35-38页 |
| 4.1.2 PCIE总线分层结构 | 第38-42页 |
| 4.2 PCIE IP核定制 | 第42-45页 |
| 4.3 PCIE IP核程序分析 | 第45-51页 |
| 4.3.1 硬核模块 | 第46-47页 |
| 4.3.2 配置信号采样模块 | 第47-48页 |
| 4.3.3 LMI模块 | 第48页 |
| 4.3.4 应用层模块 | 第48-51页 |
| 4.4 FPGA内部逻辑设计 | 第51-56页 |
| 4.4.1 双缓冲RAM设计 | 第51-54页 |
| 4.4.2 驱动接口设计 | 第54页 |
| 4.4.3 DMA传输设计 | 第54-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 系统测试 | 第57-65页 |
| 5.1 PCIE板卡的安装 | 第57-59页 |
| 5.2 FPGA内部逻辑测试 | 第59-62页 |
| 5.2.1 双RAM乒乓操作测试 | 第59-61页 |
| 5.2.2 DMA操作测试 | 第61-62页 |
| 5.3 数据传输测试 | 第62-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 结束语 | 第65-67页 |
| 6.1 工作总结 | 第65-66页 |
| 6.2 研究展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-71页 |
| 作者简介 | 第71-72页 |
