| 表目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·本课题研究的背景与意义 | 第12-14页 |
| ·研究背景 | 第12-13页 |
| ·研究意义 | 第13-14页 |
| ·研究现状 | 第14-15页 |
| ·位处理(BP)部件研究介绍 | 第14-15页 |
| ·混洗单元研究介绍 | 第15页 |
| ·X-DSP 及其高性能运算单元结构 | 第15-18页 |
| ·X-DSP 内核结构 | 第15-17页 |
| ·运算单元整体结构 | 第17-18页 |
| ·本文研究的主要内容 | 第18-19页 |
| ·论文的组织结构 | 第19-20页 |
| 第二章 X-DSP 64 位位处理部件设计 | 第20-38页 |
| ·位处理部件概要设计 | 第20-22页 |
| ·位处理部件指令编码设计 | 第20-22页 |
| ·位处理部件整体结构 | 第22页 |
| ·64 位位处理单元设计 | 第22-26页 |
| ·位处理单元功能概述及指令设计 | 第22-23页 |
| ·位处理单元结构设计 | 第23-26页 |
| ·64 位 SIMD 移位器设计 | 第26-33页 |
| ·移位器的相关介绍 | 第26-29页 |
| ·64 位 SIMD 移位器的功能概述及指令设计 | 第29-30页 |
| ·64 位 SIMD 移位器设计实现 | 第30-33页 |
| ·64 位打包解包单元设计 | 第33-37页 |
| ·打包解包单元的相关介绍 | 第33-34页 |
| ·X-DSP 64 位打包解包单元设计实现 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 X-DSP 64 位混洗单元的设计 | 第38-53页 |
| ·混洗单元的相关介绍 | 第38-40页 |
| ·64 位混洗单元设计实现 | 第40-52页 |
| ·X-DSP 混洗指令设计 | 第40-41页 |
| ·混洗单元结构设计 | 第41-45页 |
| ·混洗模式类型及混洗模式存储器的配置 | 第45-46页 |
| ·混洗过程实现 | 第46-51页 |
| ·64 位混洗单元性能分析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 X-DSP 64 位位处理部件及混洗单元的验证 | 第53-65页 |
| ·验证综述 | 第53-54页 |
| ·功能验证 | 第53-54页 |
| ·功能验证的目的与作用 | 第54页 |
| ·X-DSP 64 位位处理部件及混洗单元验证方案 | 第54-56页 |
| ·验证方案 | 第54-55页 |
| ·验证策略 | 第55-56页 |
| ·64 位位处理部件的验证 | 第56-61页 |
| ·模块级验证 | 第56-59页 |
| ·部件级验证 | 第59-60页 |
| ·SPE/VPE 级验证 | 第60-61页 |
| ·混洗单元的验证 | 第61-64页 |
| ·模块级验证 | 第61-62页 |
| ·整个混洗单元验证 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 X-DSP 64 位位处理部件及混洗单元的综合优化 | 第65-74页 |
| ·位处理部件及混洗单元的综合与优化 | 第65-69页 |
| ·综合环境的配置 | 第65-67页 |
| ·约束条件设置 | 第67-69页 |
| ·位处理部件及混洗单元的综合优化结果 | 第69-73页 |
| ·优化策略 | 第69页 |
| ·时序优化结果 | 第69-72页 |
| ·硬件开销 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 结束语 | 第74-76页 |
| ·本文工作总结 | 第74页 |
| ·未来工作展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
