| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-18页 |
| ·课题研究背景 | 第9-10页 |
| ·数字通信系统及信道理论 | 第10-12页 |
| ·数字通信系统 | 第10-11页 |
| ·信道编译码理论 | 第11-12页 |
| ·有限域 | 第12-15页 |
| ·有限域的定义和定理 | 第12-14页 |
| ·有限域的子域与扩域 | 第14-15页 |
| ·GF(2)域 | 第15页 |
| ·LDPC码的研究历程及应用前景 | 第15-16页 |
| ·LDPC码研究历程 | 第15-16页 |
| ·LDPC码的应用及其发展前景 | 第16页 |
| ·论文章节安排 | 第16-18页 |
| 2 DVB-S2前向纠错码理论 | 第18-29页 |
| ·LDPC码 | 第18-19页 |
| ·LDPC码定义 | 第18页 |
| ·LDPC码的表示 | 第18-19页 |
| ·LDPC码的构造 | 第19-22页 |
| ·校验矩阵的随机构造方法 | 第19-20页 |
| ·校验矩阵的结构化构造法 | 第20-22页 |
| ·LDPC码的性能分析 | 第22页 |
| ·密度进化 | 第22页 |
| ·BCH码定义及分类 | 第22-24页 |
| ·BCH码的定义 | 第23页 |
| ·BCH码的分类 | 第23-24页 |
| ·DVB-S2 LDPC码 | 第24-27页 |
| ·DVB-S2标准 | 第24-25页 |
| ·非规则重复累积码 | 第25页 |
| ·DVB-S2 LDPC码的Tanner图 | 第25-27页 |
| ·DVB-S2 LDPC码的码长和码率 | 第27页 |
| ·本章小结 | 第27-29页 |
| 3 DVB-S2中前向纠错码的编码器设计及FPGA实现 | 第29-49页 |
| ·Altera FPGA简介及设计流程 | 第29-31页 |
| ·BCH编码及FPGA实现 | 第31-39页 |
| ·BCH码的编码算法 | 第31-33页 |
| ·生成多项式 | 第33-35页 |
| ·BCH编码器的外部接口 | 第35-36页 |
| ·BCH编码器的电路结构 | 第36页 |
| ·FIFO简介 | 第36-37页 |
| ·BCH编码的FPGA仿真及结果分析 | 第37-39页 |
| ·DVB-S2 LDPC码编码算法 | 第39-42页 |
| ·LDPC编码的FPGA实现 | 第42-48页 |
| ·DVB-S2 LDPC编码器的结构 | 第42-43页 |
| ·基于FPGA的编码器设计结构 | 第43-46页 |
| ·LDPC编码模块中的流水线技术 | 第46页 |
| ·DVB-S2 LDPC编码器的FPGA仿真及结果分析 | 第46-48页 |
| ·DVB-S2级联前向纠错编码的仿真结果 | 第48页 |
| ·本章小结 | 第48-49页 |
| 4 LDPC码的译码算法研究及改进 | 第49-63页 |
| ·硬判决译码 | 第49-52页 |
| ·比特翻转(Bit-Flipping,BF)算法 | 第49-50页 |
| ·加权比特翻转(WBF)算法及改进算法 | 第50-51页 |
| ·硬判决译码算法性能比较 | 第51-52页 |
| ·软判决译码 | 第52-57页 |
| ·概率域BP译码算法 | 第52-54页 |
| ·对数域BP译码算法 | 第54-55页 |
| ·LLR-BP算法的改进算法 | 第55-57页 |
| ·DVB-S2 LDPC码译码算法研究及性能分析 | 第57-61页 |
| ·DVB-S2 LDPC码的低复杂度译码算法分析 | 第57-59页 |
| ·DVB-S2 LDPC码的译码迭代次数的研究 | 第59页 |
| ·DVB-S2 LDPC码译码器的量化研究 | 第59-61页 |
| ·本章小结 | 第61-63页 |
| 5 DVB-S2 LDPC译码器的设计及FPGA实现 | 第63-74页 |
| ·交织的原理 | 第63页 |
| ·译码器的FPGA实现 | 第63-65页 |
| ·全并行结构 | 第63-64页 |
| ·串行结构 | 第64-65页 |
| ·部分并行结构 | 第65页 |
| ·DVB-S2 LDPC译码器的FPGA实现 | 第65-73页 |
| ·本章小结 | 第73-74页 |
| 6 总结展望 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 致谢 | 第79-80页 |
| 附录 攻读学位期间发表的论文目录 | 第80-81页 |
