| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 1 绪论 | 第11-17页 |
| ·课题的提出 | 第11-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·研究内容 | 第14-15页 |
| ·章节安排 | 第15-17页 |
| 2 基本原理 | 第17-24页 |
| ·初始设置 | 第17-18页 |
| ·加、解密过程 | 第18-20页 |
| ·轮变换 | 第20-23页 |
| ·本章小结 | 第23-24页 |
| 3 硬件实现 | 第24-36页 |
| ·硬件结构介绍 | 第24-25页 |
| ·模块介绍 | 第25-35页 |
| ·本章小结 | 第35-36页 |
| 4 功能验证 | 第36-52页 |
| ·SystemVerilog语言概述 | 第36页 |
| ·SystemVerilog验证方法学介绍 | 第36-37页 |
| ·验证平台 | 第37-49页 |
| ·验证结果分析 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 5 测试 | 第52-57页 |
| ·测试平台 | 第52页 |
| ·测试步骤 | 第52-54页 |
| ·测试结果 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 6 总结与展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 攻读硕士期间主要成果 | 第59-60页 |
| 参考文献 | 第60-61页 |