| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-16页 |
| ·数字通信系统与信道编码 | 第9-11页 |
| ·通信与通信系统 | 第9-10页 |
| ·信道编码定理 | 第10页 |
| ·信道编码的发展 | 第10-11页 |
| ·课题研究背景与意义 | 第11-12页 |
| ·LDPC 码的发展历史与研究现状 | 第12-14页 |
| ·LDPC 码的发展历史 | 第12-13页 |
| ·LDPC 码的研究现状 | 第13-14页 |
| ·论文的研究内容及安排 | 第14-16页 |
| 第2章 LDPC 码的基本理论 | 第16-30页 |
| ·LDPC 码的定义与 Tanner 图描述 | 第16-17页 |
| ·LDPC 码校验矩阵的构造 | 第17-22页 |
| ·校验矩阵的随机构造 | 第17-19页 |
| ·校验矩阵的结构化构造 | 第19-22页 |
| ·LDPC 码的编译码算法 | 第22-29页 |
| ·LDPC 码的编码算法 | 第22-26页 |
| ·LDPC 码的译码算法 | 第26-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 QC-LDPC 码的 MATLAB 仿真与性能对比 | 第30-39页 |
| ·LDPC 码各参数对译码性能的影响 | 第30-34页 |
| ·译码算法对 LDPC 码性能的影响 | 第30-31页 |
| ·迭代次数对译码性能的影响 | 第31-33页 |
| ·码长及码率对译码性能的影响 | 第33-34页 |
| ·(6075,5402) QC-LDPC 码的译码性能仿真 | 第34-38页 |
| ·(6075,5402) QC-LDPC 码构造与编码实现 | 第34-35页 |
| ·译码算法及参数对(6075,5402) QC-LDPC 码的影响 | 第35-36页 |
| ·QC-LDPC 码与随机构造 LDPC 码性能对比 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 QC-LDPC 码编码算法的 FPGA 仿真实现 | 第39-47页 |
| ·QC-LDPC 码编码器整体方案 | 第39-41页 |
| ·编码器结构框图 | 第39-40页 |
| ·SRAA 编码电路 | 第40-41页 |
| ·QC-LDPC 码编码模块及仿真波形 | 第41-45页 |
| ·反馈移位寄存器 | 第41-42页 |
| ·b 位寄存器 | 第42-43页 |
| ·与门、异或门电路 | 第43-44页 |
| ·控制电路 | 第44-45页 |
| ·编码电路仿真与结果验证 | 第45-46页 |
| ·SRAA 电路实现与仿真 | 第45-46页 |
| ·电路仿真与结果验证 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第5章 QC-LDPC 码译码算法的 FPGA 仿真实现 | 第47-56页 |
| ·QC-LDPC 码译码器整体方案 | 第47-49页 |
| ·译码器结构框图 | 第47-48页 |
| ·QC-LDPC 码译码电路 | 第48-49页 |
| ·QC-LDPC 码译码模块及仿真波形 | 第49-55页 |
| ·变量节点处理 | 第49-50页 |
| ·校验节点处理 | 第50-52页 |
| ·数据存储 | 第52-53页 |
| ·控制电路 | 第53-55页 |
| ·电路仿真与结果验证 | 第55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-58页 |
| 参考文献 | 第58-64页 |
| 攻读学位期间发表的学术论文 | 第64-65页 |
| 致谢 | 第65页 |
