DDS/PLL相结合的低相噪频率合成器的研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题来源及研究的目的和意义 | 第8页 |
| ·国内外在该方向的研究现状 | 第8-10页 |
| ·本文主要研究内容 | 第10-11页 |
| ·本文的结构安排 | 第11-12页 |
| 第2章 频率合成理论 | 第12-26页 |
| ·直接数字频率合成器 | 第12-18页 |
| ·DDS的基本原理 | 第12-13页 |
| ·理想情况DDS输出频谱 | 第13-16页 |
| ·实际情况DDS输出频谱 | 第16-18页 |
| ·锁相频率合成器 | 第18-21页 |
| ·锁相环的数学模型 | 第18-20页 |
| ·锁相环的传递函数 | 第20页 |
| ·锁相环的噪声性能 | 第20-21页 |
| ·DDS＋PLL组合的频率合成器 | 第21-25页 |
| ·环外混频式DDS＋PLL频率合成器 | 第22-23页 |
| ·环内插入混频DDS＋PLL频率合成器 | 第23-24页 |
| ·DDS激励PLL的频率合成器 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 频率合成器系统设计 | 第26-47页 |
| ·频率合成器的技术指标 | 第26-27页 |
| ·系统设计方案 | 第27-29页 |
| ·系统功能模块设计 | 第29-37页 |
| ·参考晶振 | 第30页 |
| ·DDS芯片 | 第30-32页 |
| ·锁相环芯片 | 第32-34页 |
| ·PLL环路滤波器 | 第34-35页 |
| ·压控振荡器 | 第35页 |
| ·倍频、上变频及滤波器件 | 第35-37页 |
| ·系统电路设计 | 第37-46页 |
| ·系统电路设计方案 | 第37页 |
| ·单片机控制模块 | 第37-40页 |
| ·DDS及低通滤波模块 | 第40-42页 |
| ·锁相环模块 | 第42-44页 |
| ·键盘及显示模块 | 第44-45页 |
| ·DDS+PLL模块整体原理图 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 设计可行性分析与仿真 | 第47-58页 |
| ·系统部分性能指标分析 | 第47-49页 |
| ·系统步进分析 | 第47页 |
| ·系统频率稳定度分析 | 第47页 |
| ·系统杂散分析 | 第47-49页 |
| ·PLL性能的仿真与分析 | 第49-52页 |
| ·PLL环路稳定性分析与仿真 | 第49-51页 |
| ·PLL相位噪声分析与仿真 | 第51-52页 |
| ·系统滤波器性能仿真与分析 | 第52-57页 |
| ·10MHz低通滤波器仿真与分析 | 第52-54页 |
| ·60MHz带通滤波器仿真与分析 | 第54-55页 |
| ·微带滤波器仿真与分析 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-64页 |
| 致谢 | 第64页 |
