| 摘要 | 第1-4页 |
| ABSTRACT | 第4-12页 |
| 1 课题背景介绍及高带宽数据访问模式的研究 | 第12-15页 |
| 2 DDR2 芯片及相关时序介绍 | 第15-35页 |
| ·芯片介绍 | 第15-16页 |
| ·接口信号说明 | 第16-18页 |
| ·命令真值表 | 第18-19页 |
| ·寄存器说明 | 第19-28页 |
| ·模式寄存器(MR) | 第19-23页 |
| ·扩展模式寄存器1(EMR1) | 第23-26页 |
| ·扩展模式寄存器2(EMR2) | 第26-27页 |
| ·扩展模式寄存器3(EMR3) | 第27-28页 |
| ·基本命令时序图 | 第28-35页 |
| ·上电命令(power_up) | 第28页 |
| ·预充电命令(precharge all) | 第28页 |
| ·读数据命令(read) | 第28-31页 |
| ·写数据命令(Write) | 第31-33页 |
| ·刷新命令(REFRESH) | 第33-35页 |
| 3 DDR2 接口设计代码介绍 | 第35-53页 |
| ·整体介绍 | 第35-40页 |
| ·控制器(Controller) | 第39页 |
| ·数据路径(Data Path) | 第39-40页 |
| ·基础(Infrastructure) | 第40页 |
| ·输入输出端口模块(IOBS) | 第40页 |
| ·设计层次结构 | 第40-41页 |
| ·模块介绍 | 第41-53页 |
| ·DDR2 命令解释器(dd12_cmd_parser.v) | 第42-45页 |
| ·控制器(controller.v) | 第45-49页 |
| ·数据路径(data_path.v) | 第49页 |
| ·基础(infrastructure.v) | 第49页 |
| ·输入输出端口模块(iobs.v) | 第49-53页 |
| 4 仿真及实际运行调试 | 第53-58页 |
| 5 应用实例 | 第58-60页 |
| 6 全文总结 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 攻读学位期间发表的学术论文 | 第64-66页 |