高性能CPU中除法器的设计
摘要 | 第1-7页 |
ABSTRACT | 第7-10页 |
第1章 引言 | 第10-14页 |
·计算机算术理论在CPU设计中的地位 | 第10-11页 |
·算术运算单元的设计所面临的挑战 | 第11页 |
·本文所依托课题的背景介绍 | 第11-12页 |
·本文的内容及其安排 | 第12页 |
·本文的主要创新点 | 第12-14页 |
第2章 基本除法器的设计 | 第14-45页 |
·Digit Recurrence算法基本理论 | 第14-18页 |
·综述 | 第14-15页 |
·数学表述 | 第15-17页 |
·基数 | 第17-18页 |
·商取值与部分余数的收敛 | 第18页 |
·基本除法算法 | 第18-27页 |
·综述 | 第19-21页 |
·商取值与部分余数的收敛 | 第21-23页 |
·商的实时转换 | 第23-24页 |
·结果调整 | 第24-25页 |
·逻辑归纳 | 第25-27页 |
·一些后端设计方法介绍 | 第27-36页 |
·电路并行结构的设计方法 | 第28-29页 |
·硬件时序结构的优化方法 | 第29-32页 |
·版图层次结构的设计方法 | 第32-36页 |
·电路设计 | 第36-42页 |
·总体结构 | 第36-40页 |
·加法器的设计 | 第40-42页 |
·商选择逻辑的设计 | 第42页 |
·版图设计 | 第42-45页 |
第3章 基数-4 RNS除法器的设计 | 第45-76页 |
·基数-2 RNS算法 | 第45-63页 |
·部分余数的冗余表示形式 | 第45-49页 |
·操作数的预移位 | 第49-52页 |
·商取值规则与部分余数的收敛 | 第52-57页 |
·商的实时转换与结果调整 | 第57-60页 |
·逻辑归纳与运算示例 | 第60-63页 |
·基数-4 SRT算法 | 第63-67页 |
·电路设计 | 第67-76页 |
·总体结构 | 第67-69页 |
·检测移位逻辑的设计 | 第69-72页 |
·商选择逻辑的设计 | 第72-73页 |
·基数-4 SRT除法器 | 第73-76页 |
第4章 除法器的验证、仿真与结果比较 | 第76-85页 |
·除法器的功能验证与性能分析 | 第76-80页 |
·除法器的电路仿真与结果比较 | 第80-85页 |
第5章 总结 | 第85-88页 |
·本文内容总结 | 第85-86页 |
·后续工作与展望 | 第86-88页 |
致谢 | 第88-89页 |
参考文献 | 第89-91页 |
个人简历 在读期间发表的学术论文与研究成果 | 第91页 |