锁相环电路的设计及相位噪声分析
| 第一章 绪论 | 第1-11页 |
| ·锁相环技术的发展 | 第8-9页 |
| ·本课题的目的和意义 | 第9页 |
| ·本论文的内容组织 | 第9-11页 |
| 第二章 锁相环电路的基本原理 | 第11-22页 |
| ·锁相环的应用 | 第11-13页 |
| ·抑制数字系统中的时钟偏斜 | 第11页 |
| ·频率综合器 | 第11-12页 |
| ·时钟产生器 | 第12页 |
| ·时钟数据恢复电路 | 第12-13页 |
| ·锁相环的分类 | 第13-14页 |
| ·电荷泵锁相环的组成模块 | 第14-18页 |
| ·相位频率探测器 | 第14-15页 |
| ·电荷泵 | 第15-16页 |
| ·环路滤波器 | 第16-17页 |
| ·压控振荡器 | 第17-18页 |
| ·分频器 | 第18页 |
| ·锁相环系统的线性模型 | 第18-20页 |
| ·环路参数的定义 | 第20页 |
| ·滤波器参数的推导 | 第20-22页 |
| 第三章 相位噪声的基本理论 | 第22-31页 |
| ·基本噪声理论 | 第22-23页 |
| ·相位噪声的概念 | 第23-24页 |
| ·VCO 相位噪声理论与模型 | 第24-28页 |
| ·VCO 相位噪声理论 | 第24-26页 |
| ·Hajimiri 提出的VCO 相位噪声模型 | 第26-28页 |
| ·锁相环系统相位噪声理论 | 第28-31页 |
| 第四章 锁相环的系统级设计 | 第31-39页 |
| ·设计流程 | 第31-32页 |
| ·系统级设计 | 第32-34页 |
| ·系统描述 | 第32页 |
| ·系统指标 | 第32-33页 |
| ·系统参数的确定 | 第33-34页 |
| ·锁相环系统级模型 | 第34-39页 |
| ·Matlab 构造数学模型 | 第34-35页 |
| ·VerilogA 构造行为级模型 | 第35-39页 |
| 第五章 锁相环电路设计及模拟 | 第39-62页 |
| ·整体设计 | 第39页 |
| ·基准源的设计 | 第39-44页 |
| ·简单基准源的设计 | 第40-41页 |
| ·电流基准源的设计 | 第41-43页 |
| ·运算放大器的设计 | 第43-44页 |
| ·PFD 的设计 | 第44-46页 |
| ·电荷泵的设计 | 第46-50页 |
| ·沟道长度调制效应的影响 | 第47-48页 |
| ·电荷注入效应的影响 | 第48页 |
| ·时钟馈通效应的影响 | 第48-49页 |
| ·电荷共享效应的影响 | 第49-50页 |
| ·VCO 的设计 | 第50-56页 |
| ·环形差分结构VCO 的设计 | 第50-53页 |
| ·环形CSA 结构VCO 的设计 | 第53-56页 |
| ·两种环形结构VCO 的比较 | 第56页 |
| ·分频器的设计 | 第56-57页 |
| ·PLL 整体电路的模拟结果 | 第57-62页 |
| 第六章 VCO 及PLL 的相位噪声模拟结果 | 第62-70页 |
| ·VCO 相位噪声的模拟 | 第62-66页 |
| ·VCO 相位噪声的预测 | 第62-63页 |
| ·谐波平衡分析 | 第63-64页 |
| ·VCO 相位噪声的模拟结果 | 第64-66页 |
| ·预测与模拟结果的比较 | 第66页 |
| ·PLL 相位噪声的模拟 | 第66-70页 |
| ·周期性小信号分析 | 第66-68页 |
| ·PLL 相位噪声的模拟结果 | 第68-70页 |
| 第七章 版图设计及验证 | 第70-78页 |
| ·版图设计基础 | 第70-73页 |
| ·电阻的版图设计 | 第71-72页 |
| ·电容的版图设计 | 第72-73页 |
| ·电流镜的版图设计 | 第73页 |
| ·PLL 电路的版图设计 | 第73-76页 |
| ·版图验证 | 第76-78页 |
| 总结 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-87页 |
| 发表论文和参加科研情况说明 | 第87-88页 |
| 致谢 | 第88页 |
