| 第一章 32位MCU是嵌入式处理器发展趋势 | 第1-10页 |
| 1．1 当前主要的32位MCU供应商及应用领域 | 第8页 |
| 1．2 自主开发32位MCU的必要性 | 第8-9页 |
| 1．3 基于CK510的32位MCU的性能概况 | 第9-10页 |
| 第二章 CK510MCU设计总体架构 | 第10-17页 |
| 2．1 CK510简介 | 第10-11页 |
| 2．2 AMBA总线简介 | 第11-13页 |
| 2．3 CK510MCU结构及所包括IP核功能模块简介 | 第13-17页 |
| 2．3．1 复位信号产生模块 | 第14-15页 |
| 2．3．2 全局时钟产生模块设计 | 第15-16页 |
| 2．3．3 其余各IP模块 | 第16-17页 |
| 第二章 IP模块总线接口设计 | 第17-21页 |
| 3．1 IP模块原型结构图设计 | 第17-18页 |
| 3．2 两种IP模块总线接口设计 | 第18-21页 |
| 第四章 以太网控制器(MAC)设计 | 第21-31页 |
| 4．1 简介及结构设计 | 第21-23页 |
| 4．2 寄存器设计 | 第23-25页 |
| 4．3 数据流描述 | 第25-31页 |
| 4．3．1 Buffer Descriptor的设计 | 第25-27页 |
| 4．3．2 MII的操作 | 第27-28页 |
| 4．3．3 帧的发送数据流程 | 第28-29页 |
| 4．3．4 帧的接收数据流程 | 第29-30页 |
| 4．3．5 PAUSE帧的发送 | 第30-31页 |
| 第五章 存储管理控制器(MMC)的设计 | 第31-38页 |
| 5．1 MMC简述 | 第31页 |
| 5．2 结构框图设计 | 第31-32页 |
| 5．3 寄存器设计 | 第32-34页 |
| 5．4 功能设计 | 第34-38页 |
| 5．4．1 控制寄存器访问时序 | 第34-35页 |
| 5．4．2 SDR SDRAM基本传输协议 | 第35-36页 |
| 5．4．3 静态存储器基本操作 | 第36-38页 |
| 第六章 LCD控制器(LCDC)设计 | 第38-44页 |
| 6．1 简述及接口信号描述 | 第38-39页 |
| 6．2 寄存器设计 | 第39-40页 |
| 6．3 颜色／灰度处理器 | 第40-44页 |
| 6．3．1 STN Grey Scale Processor | 第41-42页 |
| 6．3．2 TFT颜色处理器 COLOR PROCESSOR | 第42-44页 |
| 第七章 IIC总线控制器设计 | 第44-49页 |
| 7．1 简介 | 第44-45页 |
| 7．2 寄存器设计 | 第45-46页 |
| 7．3 IIC数据流设计 | 第46-49页 |
| 第八章 UART控制器设计 | 第49-53页 |
| 8．1 简述 | 第49-50页 |
| 8．2 寄存器设计 | 第50-51页 |
| 8．3 数据流描述 | 第51-53页 |
| 8．3．1 APB接口描述 | 第51-52页 |
| 8．3．2 串行接口数据流描述 | 第52-53页 |
| 第九章 其余IP功能模块设计 | 第53-57页 |
| 9．1 WDT | 第53页 |
| 9．2 RTC | 第53-54页 |
| 9．3 SSI | 第54-55页 |
| 9．4 TAP | 第55-56页 |
| 9．5 AMBA总线上的部件 | 第56-57页 |
| 第十章 基于VMT的IP核软件验证策略设计 | 第57-64页 |
| 10．1 传统的模拟验证方法介绍 | 第57-59页 |
| 10．2 VMT工具概述 | 第59-61页 |
| 10．3 AHB+IP模块的验证方法 | 第61-62页 |
| 10．4 APB+IP模块的验证方法 | 第62-64页 |
| 第十一章 FPGA硬件验证平台设计 | 第64-65页 |
| 11．1 硬件平台搭建 | 第64-65页 |
| 后记 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 附录 | 第68-79页 |
| 致谢 | 第79页 |
