| 目录 | 第1-6页 |
| 图目录 | 第6-7页 |
| 摘要 | 第7-8页 |
| ABSTRACT | 第8-10页 |
| 第一章 绪论 | 第10-18页 |
| ·研究背景 | 第10-12页 |
| ·计算机体系结构的分类 | 第10页 |
| ·高性能微处理器的发展 | 第10-11页 |
| ·性能差距巨大 | 第11-12页 |
| ·性能测试 | 第12页 |
| ·性能测试技术研究现状 | 第12-15页 |
| ·课题研究意义 | 第15页 |
| ·本文研究内容 | 第15-16页 |
| ·论文结构 | 第16页 |
| ·本文研究成果 | 第16-18页 |
| 第二章 处理器硬件性能监控特性研究 | 第18-31页 |
| ·引言 | 第18页 |
| ·性能事件和事件监控 | 第18-20页 |
| ·性能监控硬件 | 第18-19页 |
| ·性能事件的Profiles | 第19-20页 |
| ·性能数据收集方法和性能监视硬件的优点 | 第20-21页 |
| ·Alpha的ProfileMe方法 | 第21页 |
| ·Pentium4硬件性能监视特性 | 第21-27页 |
| ·Pentium4事件检测器和计数器 | 第22-24页 |
| ·Pentium4非推断的事件记数标记机制 | 第24-25页 |
| ·Pentium4精确的基于事件采样特性 | 第25-27页 |
| ·微处理器硬件性能监视能力比较 | 第27页 |
| ·使用硬件性能监视数据来提高性能的例子 | 第27-29页 |
| ·硬件性能监视存在的问题分析 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 处理器硬件性能监视的控制关键技术分析 | 第31-42页 |
| ·引言 | 第31页 |
| ·Pentium4性能监视控制关键技术分析 | 第31-38页 |
| ·Pentium4性能监视使用模式 | 第31-32页 |
| ·性能计数器 | 第32-33页 |
| ·性能事件选择与配置 | 第33-35页 |
| ·DS保留机制 | 第35-37页 |
| ·精确的基于事件取样控制 | 第37页 |
| ·硬件计数器的访问 | 第37-38页 |
| ·P6系列处理器性能监视的控制关键技术分析 | 第38-39页 |
| ·事件选择和计数 | 第39页 |
| ·Athlon64处理器性能监视的控制关键技术分析 | 第39-41页 |
| ·事件选择与计数 | 第40-41页 |
| ·次数标记计数器 | 第41页 |
| ·本章小结 | 第41-42页 |
| 第四章 基于硬件性能监视的性能测试工具研究与实现 | 第42-53页 |
| ·引言 | 第42页 |
| ·研究背景 | 第42-44页 |
| ·Pentium4硬件性能监视装置的底层访问接口 | 第44-50页 |
| ·硬件计数器的底层驱动 | 第44-46页 |
| ·底层驱动组成 | 第44-45页 |
| ·主要函数实现 | 第45-46页 |
| ·事件接口 | 第46-48页 |
| ·事件接口集 | 第46-47页 |
| ·内部信号事件索引 | 第47-48页 |
| ·事件计数 | 第48-50页 |
| ·事件计数实现的流程 | 第48-49页 |
| ·实现的主要函数 | 第49-50页 |
| ·多路复用技术 | 第50-52页 |
| ·本章总结 | 第52-53页 |
| 第五章 基于硬件性能监视的CACHE特征参数获取方法研究 | 第53-63页 |
| ·引言 | 第53-54页 |
| ·相关工作 | 第54-55页 |
| ·基于不命中次数的方法 | 第55-56页 |
| ·测试程序设计与分析 | 第55页 |
| ·测试程序实现 | 第55-56页 |
| ·基于次数标记计数器的方法 | 第56-58页 |
| ·测试程序设计思想 | 第57页 |
| ·测试程序设计与实现 | 第57-58页 |
| ·测试结果分析 | 第58-62页 |
| ·本章总结 | 第62-63页 |
| 第六章 研究工作总结与展望 | 第63-65页 |
| ·全文工作总结 | 第63-64页 |
| ·研究展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附录 A: 攻读硕士期间发表的论文 | 第66-67页 |
| 附录 B: 攻读硕士期间参加的科研项目 | 第67-68页 |
| 参考文献 | 第68-70页 |