| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 绪论 | 第9-10页 |
| 第一章 人工神经网络 | 第10-24页 |
| 1.1 神经网络的分类 | 第11-15页 |
| 1.1.1 生物神经元模型 | 第11页 |
| 1.1.2 人工神经网络模型 | 第11页 |
| 1.1.3 感知器模型 | 第11-13页 |
| 1.1.4 反向传播模型 | 第13-14页 |
| 1.1.5 Hopfield模型 | 第14-15页 |
| 1.2 主流神经网络计算模型 | 第15-20页 |
| 1.2.1 卷积神经网络CNN | 第15-16页 |
| 1.2.2 循环神经网络RNN | 第16-18页 |
| 1.2.3 长短时记忆网络LSTM | 第18-19页 |
| 1.2.4 深层信念网络DBN | 第19-20页 |
| 1.3 神经网络框架 | 第20-22页 |
| 1.3.1 TensorFlow | 第20-21页 |
| 1.3.2 Caffe | 第21-22页 |
| 1.3.3 Torch | 第22页 |
| 1.4 神经网络芯片 | 第22-24页 |
| 第二章 系统架构 | 第24-30页 |
| 2.1 Caffe配置文件结构 | 第24-26页 |
| 2.2 FPGA和操作系统之间功能调用定义 | 第26-30页 |
| 第三章 基于BRAM的存储设计 | 第30-37页 |
| 3.1 FPGA中的RAM简介 | 第30-32页 |
| 3.1.1 BRAM(blockRAM)与DRAM(distributed RAM)的区别 | 第30页 |
| 3.1.2 BRAM读写操作的三种模式 | 第30-32页 |
| 3.1.2.1 WRITE_FIRST模式 | 第30-31页 |
| 3.1.2.2 READ_FIRST模式 | 第31页 |
| 3.1.2.3 NO_CHANGE模式 | 第31-32页 |
| 3.2 BRAM存储的实现 | 第32-35页 |
| 3.2.1 ram模块设计 | 第33页 |
| 3.2.2 ADDR_CONTROL_ROW模块设计 | 第33-34页 |
| 3.2.3 ADDR_CONTROL_start模块设计 | 第34-35页 |
| 3.3 仿真 | 第35-37页 |
| 3.3.1 FPGA的实现和验证 | 第35页 |
| 3.3.2 电路资源使用情况 | 第35-36页 |
| 3.3.3 存储数据所使用的时间 | 第36-37页 |
| 第四章 浮点数乘加计算的实现 | 第37-48页 |
| 4.1 浮点数乘法器 | 第38页 |
| 4.2 浮点数加法器 | 第38-45页 |
| 4.2.1 浮点数加法器设计原理 | 第39-41页 |
| 4.2.2 浮点数加法器设计 | 第41-44页 |
| 4.2.2.1 对阶模块 | 第41-43页 |
| 4.2.2.2 加法模块 | 第43-44页 |
| 4.2.3 实验结果 | 第44-45页 |
| 4.3 卷积加速模块的顶层实现与分析 | 第45页 |
| 4.4 浮点数的规格化的硬件实现与仿真 | 第45-48页 |
| 第五章 实验与结论 | 第48-50页 |
| 参考文献 | 第50-53页 |
| 在学期间研究成果 | 第53-54页 |
| 致谢 | 第54页 |
