| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 视频图像插值放大研究背景 | 第16页 |
| 1.2 图像放大技术发展状况概述 | 第16-17页 |
| 1.3 本文研究内容 | 第17-20页 |
| 1.3.1 研究意义 | 第17-18页 |
| 1.3.2 主要工作及创新点 | 第18页 |
| 1.3.3 结构安排 | 第18-20页 |
| 第二章 视频图像插值算法的研究 | 第20-36页 |
| 2.1 图像插值算法原理 | 第20页 |
| 2.2 常用的数字图像插值算法简介 | 第20-29页 |
| 2.2.1 最近邻插值法 | 第20-21页 |
| 2.2.2 双线性插值算法 | 第21-23页 |
| 2.2.3 双三次插值算法 | 第23-25页 |
| 2.2.4 自适应方向插值算法(Direction-adaptive Interpolation) | 第25-29页 |
| 2.3 图像质量的评价方法 | 第29-35页 |
| 2.3.1 主观评价 | 第30-32页 |
| 2.3.2 客观评价 | 第32-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 基于FPGA的视频图像插值算法硬件设计与实现 | 第36-62页 |
| 3.1 硬件实验平台 | 第36-38页 |
| 3.1.1 KC705硬件平台介绍 | 第36-37页 |
| 3.1.2 Kintex-7FPGA资源介绍 | 第37页 |
| 3.1.3 DDR3 SDRAM | 第37-38页 |
| 3.2 总体设计与模块划分 | 第38-39页 |
| 3.2.1 结构层次化设计 | 第38页 |
| 3.2.2 模块划分技巧 | 第38-39页 |
| 3.3 数字图像插值放大系统整体架构 | 第39-40页 |
| 3.4 帧同步模块设计 | 第40-42页 |
| 3.5 自适应方向插值算法硬件优化图像处理模块设计 | 第42-45页 |
| 3.6 色空间转换模块的设计 | 第45-50页 |
| 3.7 图像显示模块设计 | 第50-54页 |
| 3.8 DDR3控制模块设计 | 第54-57页 |
| 3.9 缓存读写控制模块设计 | 第57-61页 |
| 3.10 本章小结 | 第61-62页 |
| 第四章 仿真与验证 | 第62-74页 |
| 4.1 软硬件环境 | 第62页 |
| 4.2 子模块功能仿真 | 第62-70页 |
| 4.2.1 帧同步模块 | 第62-64页 |
| 4.2.2 自适应方向插值算法模块 | 第64-66页 |
| 4.2.3 色空间转换模块 | 第66-67页 |
| 4.2.4 缓存读写模块 | 第67-69页 |
| 4.2.5 DDR3 SDRAM控制模块 | 第69-70页 |
| 4.3 硬件评估 | 第70-73页 |
| 4.3.1 系统插值后图像的质量评价 | 第70-72页 |
| 4.3.2 系统主要性能参数和资源使用情况 | 第72-73页 |
| 4.4 本章小结 | 第73-74页 |
| 第五章 总结与展望 | 第74-76页 |
| 5.1 总结 | 第74-75页 |
| 5.2 展望 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
