| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 符号说明 | 第10-11页 |
| 第一章 绪论 | 第11-20页 |
| 1.1 金融加速背景介绍 | 第11-12页 |
| 1.2 高频交易原理 | 第12-15页 |
| 1.3 金融数据协议 | 第15-16页 |
| 1.3.1 FIX协议[19] | 第15页 |
| 1.3.2 FAST协议[20] | 第15-16页 |
| 1.4 现有解决方案 | 第16-18页 |
| 1.5 课题研究目标与意义 | 第18-19页 |
| 1.6 章节安排 | 第19-20页 |
| 第二章 金融数据协议FAST协议 | 第20-34页 |
| 2.1 FIX协议与FAST协议基本格式[23] | 第20页 |
| 2.2 FAST协议压缩方法 | 第20-23页 |
| 2.2.1 FAST模板（FAST Template） | 第20-21页 |
| 2.2.2 停止位规则（Stop Bit） | 第21-22页 |
| 2.2.3 存在位图（Presence Map，Pmap） | 第22-23页 |
| 2.2.4 操作符（Operator） | 第23页 |
| 2.3 FAST操作符（FAST Operatior） | 第23-30页 |
| 2.3.1 无操作符（No Operatior） | 第24页 |
| 2.3.2 “常值”操作符（Constant） | 第24-26页 |
| 2.3.3 “复制”操作符（Copy） | 第26-27页 |
| 2.3.4 “缺省”操作符（Default） | 第27页 |
| 2.3.5 “差值”操作符（Delta） | 第27-28页 |
| 2.3.6 “自增”操作符（Increment） | 第28-29页 |
| 2.3.7 “换尾”操作符 | 第29-30页 |
| 2.4 重复组概念 | 第30-31页 |
| 2.5 FAST示例 | 第31-32页 |
| 2.6 本章小结 | 第32-34页 |
| 第三章 并行与可配置的解码结构 | 第34-51页 |
| 3.1 设计思路 | 第34页 |
| 3.2 掩码模块（Mask Module） | 第34-40页 |
| 3.3 命令模块(Command Module) | 第40-48页 |
| 3.3.1 FIFO | 第41-42页 |
| 3.3.2 命令存储器（Command） | 第42-46页 |
| 3.3.3 状态机（State Machine） | 第46-48页 |
| 3.4 解码模块（Decode Module） | 第48-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第四章 仿真结果与性能评估 | 第51-61页 |
| 4.1 SystemC仿真平台 | 第51-54页 |
| 4.2 SystemC仿真结果 | 第54-57页 |
| 4.3 Verilog仿真与综合结果 | 第57-59页 |
| 4.4 结果比较 | 第59页 |
| 4.5 本章小结 | 第59-61页 |
| 第五章 结论 | 第61-63页 |
| 5.1 结论 | 第61-62页 |
| 5.2 后续可能的研究方向 | 第62-63页 |
| 参考 文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读硕士学位期间已发表或录用的论文 | 第67-69页 |
