| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第16-21页 |
| 1.1 研究的背景和价值 | 第16-17页 |
| 1.2 ADS-B在国内外的发展 | 第17-18页 |
| 1.2.1 国外概况 | 第17-18页 |
| 1.2.2 国内概况 | 第18页 |
| 1.3 本文主要工作 | 第18-19页 |
| 1.4 本论文的结构安排 | 第19-21页 |
| 第二章 ADS-B系统简介 | 第21-36页 |
| 2.1 ADS-B概念 | 第21页 |
| 2.2 ADS-B的功能 | 第21-22页 |
| 2.2.1 ADS-B OUT | 第21-22页 |
| 2.2.2 ADS-B IN | 第22页 |
| 2.3 ADS-B的数据帧格式 | 第22-25页 |
| 2.3.1 ADS-B信号报头 | 第23页 |
| 2.3.2 ADS-B信号数据位 | 第23-25页 |
| 2.3.2.1 数据位结构 | 第23-25页 |
| 2.3.2.2 数据位的调制方式 | 第25页 |
| 2.4 ADS-B的基本工作原理 | 第25-28页 |
| 2.4.1 机载发射子系统 | 第26页 |
| 2.4.2 机载接收子系统 | 第26-28页 |
| 2.4.2.1 ADS-B信号的检测 | 第27页 |
| 2.4.2.2 ADS-B信息的提取 | 第27页 |
| 2.4.2.3 数据的检错与纠错 | 第27页 |
| 2.4.2.4 数据处理、组帧 | 第27-28页 |
| 2.5 ADS-B基带信号处理 | 第28-32页 |
| 2.5.1 滤波预处理原理 | 第28-29页 |
| 2.5.2 脉冲识别原理 | 第29-30页 |
| 2.5.3 消息比特位提取原理 | 第30-32页 |
| 2.6 ADS-B数据处理 | 第32-35页 |
| 2.6.1 ADS-B消息编码规则 | 第32页 |
| 2.6.2 消息类型编码 | 第32-33页 |
| 2.6.3 高度信息编码 | 第33页 |
| 2.6.4 速度信息编码 | 第33-35页 |
| 2.6.5 位置信息编码 | 第35页 |
| 2.7 本章小结 | 第35-36页 |
| 第三章 ADS-B基带信号处理逻辑设计及功能验证 | 第36-54页 |
| 3.1 ADS-B基带信号处理器总体设计 | 第36-37页 |
| 3.2 自顶向下的数字逻辑电路设计策略 | 第37页 |
| 3.3 ADS-B消息提取模块设计与功能仿真 | 第37-44页 |
| 3.3.1 自相关滤波模块设计 | 第37-39页 |
| 3.3.2 报头检测模块设计 | 第39-40页 |
| 3.3.3 数据信息提取模块设计 | 第40-42页 |
| 3.3.4 检错与纠错模块的实现 | 第42-44页 |
| 3.4 ADS-B数据处理模块设计与功能仿真 | 第44-50页 |
| 3.4.1 数据处理模块的实现 | 第44-48页 |
| 3.4.2 数据通信模块的实现 | 第48-50页 |
| 3.5 芯片整体功能仿真 | 第50-52页 |
| 3.5.1 测试数据产生 | 第50-51页 |
| 3.5.2 总体仿真方案 | 第51页 |
| 3.5.3 仿真结果分析 | 第51-52页 |
| 3.6 本章小结 | 第52-54页 |
| 第四章 ADS-B信号及数据处理模块的功耗和逻辑资源用量分析 | 第54-64页 |
| 4.1 数字逻辑电路功耗和逻辑资源用量分析基础 | 第54-56页 |
| 4.1.1 功耗分析理论 | 第54-56页 |
| 4.1.1.1 电路功耗模型 | 第54-55页 |
| 4.1.1.2 EDA工具的功耗分析模型 | 第55-56页 |
| 4.1.2 逻辑资源分析理论 | 第56页 |
| 4.2 基带信号处理算法的功耗和逻辑资源用量分析 | 第56-59页 |
| 4.2.1 传统算法的功耗和逻辑资源用量分析 | 第57-58页 |
| 4.2.2 基于互相关算法的功耗和逻辑资源用量分析 | 第58-59页 |
| 4.2.3 基带信号处理算法选择 | 第59页 |
| 4.3 数据处理算法的功耗和逻辑资源用量分析 | 第59-61页 |
| 4.3.1 数据处理流程 | 第59-60页 |
| 4.3.2 功耗和逻辑资源用量分析 | 第60-61页 |
| 4.4 数据通信模块的功耗和逻辑资源用量分析 | 第61-62页 |
| 4.4.1 数据通信原理 | 第61页 |
| 4.4.2 功耗和逻辑资源用量分析 | 第61-62页 |
| 4.5 本章小节 | 第62-64页 |
| 第五章 芯片后端设计 | 第64-85页 |
| 5.1 ASIC后端设计方法 | 第64-67页 |
| 5.2 ADS-B基带信号处理芯片中的逻辑综合 | 第67-73页 |
| 5.2.1 逻辑综合概述 | 第67-68页 |
| 5.2.2 ADS-B基带信号处理芯片逻辑综合过程 | 第68-71页 |
| 5.2.2.1 综合库配置 | 第68-69页 |
| 5.2.2.2 工作环境配置 | 第69-70页 |
| 5.2.2.3 设计约束设置 | 第70-71页 |
| 5.2.2.4 设计编译与优化 | 第71页 |
| 5.2.3 ADS-B基带信号处理芯片综合脚本 | 第71-72页 |
| 5.2.4 综合报告分析 | 第72-73页 |
| 5.3 ADS-B基带信号处理芯片时钟树的设计 | 第73-75页 |
| 5.3.1 ADS-B基带信号处理芯片时钟设计原理 | 第73-74页 |
| 5.3.2 时钟树综合效果分析 | 第74-75页 |
| 5.4 ADS-B基带信号处理芯片的布局布线 | 第75-79页 |
| 5.4.1 芯片的布局分析 | 第75-78页 |
| 5.4.2 芯片的布线 | 第78-79页 |
| 5.4.3 布线后时序优化 | 第79页 |
| 5.5 静态时序分析 | 第79-82页 |
| 5.5.1 静态时序分析原理 | 第79-80页 |
| 5.5.2 ADS-B基带信号处理芯片静态时序分析 | 第80-82页 |
| 5.5.2.1 时序分析准备工作 | 第80页 |
| 5.5.2.2 静态时序分析结果 | 第80-82页 |
| 5.6 版图仿真与验证 | 第82-84页 |
| 5.6.1 功能仿真 | 第82-84页 |
| 5.6.2 芯片总功耗分析 | 第84页 |
| 5.7 本章小结 | 第84-85页 |
| 第六章 基于FPGA的功能验证 | 第85-91页 |
| 6.1 验证环境介绍 | 第85-86页 |
| 6.1.1 验证方案设计 | 第85页 |
| 6.1.2 验证硬件平台 | 第85-86页 |
| 6.1.3 验证软件平台 | 第86页 |
| 6.2 各模块的FPGA验证 | 第86-88页 |
| 6.2.1 自相关滤波模块验证 | 第87页 |
| 6.2.2 数据处理模块验证 | 第87-88页 |
| 6.2.3 数据通信模块验证 | 第88页 |
| 6.3 总体的FPGA验证 | 第88-90页 |
| 6.3.1 验证数据源产生 | 第88页 |
| 6.3.2 验证波形分析 | 第88-90页 |
| 6.4 本章小结 | 第90-91页 |
| 第七章 总结与展望 | 第91-93页 |
| 7.1 总结 | 第91-92页 |
| 7.2 展望 | 第92-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-96页 |
| 攻硕期间取得的研究成果 | 第96-97页 |
