摘要 | 第4-5页 |
ABSTRACT | 第5页 |
第一章 绪论 | 第9-15页 |
1.1 引言 | 第9页 |
1.2 视频压缩编码的发展现状 | 第9-12页 |
1.2.1 国际视频压缩编码的发展 | 第10-11页 |
1.2.1.1 H.26x系列视频标准 | 第10-11页 |
1.2.1.2 MPEG系列视频标准 | 第11页 |
1.2.2 我国视频压缩编码的研究现状及发展 | 第11-12页 |
1.3 课题研究的背景、意义及内容 | 第12-14页 |
1.3.1 课题研究背景 | 第12-13页 |
1.3.2 课题研究意义 | 第13页 |
1.3.3 课题研究内容 | 第13-14页 |
1.4 论文主要内容及结构安排 | 第14-15页 |
第二章 AVS2视频编解码标准简介 | 第15-25页 |
2.1 AVS2视频编解码框架 | 第15-16页 |
2.2 AVS2视频解码关键技术 | 第16-22页 |
2.2.1 熵解码 | 第17-18页 |
2.2.2 量化系数解码及逆扫描 | 第18-19页 |
2.2.3 反量化与反变换 | 第19-20页 |
2.2.4 帧间预测 | 第20页 |
2.2.5 帧内预测 | 第20-21页 |
2.2.6 环路滤波 | 第21-22页 |
2.3 AVS2与国际标准(H.264/ MPEG-4)的比较 | 第22-24页 |
2.3.1 技术对比和性能差异 | 第22-24页 |
2.4 本章小结 | 第24-25页 |
第三章 TMS320C6678开发平台简介 | 第25-40页 |
3.1 DSP简述 | 第25-28页 |
3.1.1 DSP发展历程 | 第25-26页 |
3.1.2 DSP的特性 | 第26-27页 |
3.1.3 DSP芯片的选择 | 第27-28页 |
3.2 TMS320C6678概述 | 第28-34页 |
3.2.1 TMS320C6678的架构 | 第28-29页 |
3.2.2 TMS320C6678的内核 | 第29-31页 |
3.2.3 TMS320C6678的存储系统 | 第31-33页 |
3.2.4 TMS320C6678的EDMA控制器 | 第33-34页 |
3.3 TI DSP开发 | 第34-37页 |
3.3.1 TI DSP开发工具CCS简介 | 第34-35页 |
3.3.2 CCS环境DSP软件开发 | 第35-37页 |
3.4 基于TMS320C6678的并行软件设计关键技术 | 第37-39页 |
3.4.1 并行模式选择 | 第37页 |
3.4.2 核间通信 | 第37-39页 |
3.4.3 存储器缓存一致性 | 第39页 |
3.5 本章小结 | 第39-40页 |
第四章 AVS2视频解码器的多路双核解码实现 | 第40-63页 |
4.1 解码器设计的系统要求 | 第40-43页 |
4.2 AVS2视频解码器的代码分析 | 第43-44页 |
4.3 AVS2视频解码器的移植 | 第44-49页 |
4.3.1 代码删减 | 第45页 |
4.3.2 规范数据类型 | 第45页 |
4.3.3 数据流的读写 | 第45-46页 |
4.3.4 内存分配 | 第46-48页 |
4.3.5 库函数的引用 | 第48页 |
4.3.6 工程编译选项 | 第48-49页 |
4.4 AVS2视频解码器的平台优化 | 第49-54页 |
4.4.1 解码器优化的整体方案 | 第49-50页 |
4.4.2 代码结构优化 | 第50-52页 |
4.4.3 存储器优化 | 第52-53页 |
4.4.4 线性汇编优化 | 第53页 |
4.4.5 CACHE优化及EDMA使用 | 第53-54页 |
4.5 基于优化的AVS2视频双核解码实现 | 第54-59页 |
4.5.1 帧内双核并行解码方案 | 第55-57页 |
4.5.2 帧间双核并行解码方案 | 第57-59页 |
4.6 满足系统要求的多功能解码器设计及联调 | 第59-62页 |
4.6.1 满足系统要求的多功能解码器 | 第59-60页 |
4.6.2 系统联调 | 第60-62页 |
4.7 本章小结 | 第62-63页 |
第五章 总结及展望 | 第63-65页 |
5.1 论文总结 | 第63页 |
5.2 后续工作的展望 | 第63-65页 |
参考文献 | 第65-68页 |
发表论文及参加科研情况说明 | 第68-69页 |
致谢 | 第69-70页 |