| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 1 绪论 | 第7-13页 |
| 1.1 研究背景与意义 | 第7-8页 |
| 1.2 国内外研究进展 | 第8-10页 |
| 1.3 研究内容与目标 | 第10-11页 |
| 1.3.1 典型的存储器接口结构图 | 第10-11页 |
| 1.3.2 设计特性 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 2 DDR2 SDRAM介绍 | 第13-21页 |
| 2.1 DDR1、DDR2和DDR3的分析和比较 | 第13-14页 |
| 2.2 DDR2 SDRAM的功能描述 | 第14-21页 |
| 2.2.1 DDR2 SDRAM上电初始化和配置寄存器 | 第14-17页 |
| 2.2.2 DDR2 SDRAM命令介绍 | 第17-20页 |
| 2.2.3 DDR2 SDRAM真值表 | 第20-21页 |
| 3 DDR2 SDRAM控制器的设计 | 第21-47页 |
| 3.1 DDR2 SDRAM控制器的整体结构 | 第21-22页 |
| 3.2 DDR2控制模块设计 | 第22-44页 |
| 3.2.1 地址译码模块 | 第22-24页 |
| 3.2.2 四队列动态访问调度模块 | 第24-39页 |
| 3.2.3 存储器命令模块 | 第39-44页 |
| 3.3 DQ/DQS控制模块 | 第44-47页 |
| 4 DDR2 SDRAM控制器的验证 | 第47-61页 |
| 4.1 DDR2控制器验证环境 | 第47页 |
| 4.2 各模块仿真结果 | 第47-50页 |
| 4.2.1 地址译码模块仿真结果 | 第47-48页 |
| 4.2.2 四队列动态访问调度模块仿真结果 | 第48-49页 |
| 4.2.3 存储器命令模块仿真结果 | 第49页 |
| 4.2.4 DQ/DQS控制模块仿真结果 | 第49-50页 |
| 4.3 各命令仿真及分析 | 第50-61页 |
| 4.3.1 初始化操作仿真分析 | 第50-53页 |
| 4.3.2 写操作仿真分析 | 第53-55页 |
| 4.3.3 读操作仿真分析 | 第55-57页 |
| 4.3.4 自动刷新操作仿真分析 | 第57-58页 |
| 4.3.5 混合操作仿真分析 | 第58-61页 |
| 5 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61页 |
| 5.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |