以太网与同步串行总线接口设计
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第10-14页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文主要研究内容 | 第12-13页 |
| 1.4 论文结构与安排 | 第13-14页 |
| 第2章 系统方案及技术原理分析 | 第14-23页 |
| 2.1 设计方案可行性分析 | 第14页 |
| 2.2 以太网协议及帧格式概述 | 第14-16页 |
| 2.3 SOPC技术概述 | 第16-17页 |
| 2.4 NiosII软核处理器概述 | 第17-19页 |
| 2.5 Avalon总线概述 | 第19-20页 |
| 2.6 开发环境及开发流程分析 | 第20-22页 |
| 2.6.1 硬件开发环境及流程分析 | 第20-21页 |
| 2.6.2 软件开发环境及流程分析 | 第21-22页 |
| 2.7 本章小结 | 第22-23页 |
| 第3章 同步串行总线接口设计 | 第23-34页 |
| 3.1 同步串行总线协议定义 | 第23-25页 |
| 3.1.1 物理层传输协议分析 | 第23-24页 |
| 3.1.2 数据链路层传输协议分析 | 第24-25页 |
| 3.2 同步串行总线模块设计 | 第25-33页 |
| 3.2.1 波特率发生器模块设计 | 第25-26页 |
| 3.2.2 发送控制模块的设计 | 第26-29页 |
| 3.2.3 接收控制模块的设计 | 第29-32页 |
| 3.2.4 同步串行总线顶层模块设计 | 第32-33页 |
| 3.3 本章小结 | 第33-34页 |
| 第4章 以太网通信接口设计 | 第34-49页 |
| 4.1 硬件电路设计 | 第34-42页 |
| 4.1.1 DM9000A芯片概述 | 第34-35页 |
| 4.1.2 DM9000A芯片原理分析 | 第35-36页 |
| 4.1.3 DM9000A芯片引脚功能分析 | 第36-38页 |
| 4.1.4 以太网接口电路分析与设计 | 第38-39页 |
| 4.1.5 以太网通信接口硬件总体设计 | 第39-42页 |
| 4.2 以太网通信接口软件设计 | 第42-48页 |
| 4.2.1 初始化模块设计 | 第42-43页 |
| 4.2.2 数据发送模块设计 | 第43-44页 |
| 4.2.3 数据接收模块设计 | 第44-46页 |
| 4.2.4 以太网封装与解包模块设计 | 第46-48页 |
| 4.3 本章小结 | 第48-49页 |
| 第5章 系统仿真与测试 | 第49-58页 |
| 5.1 同步串行总线模块的仿真 | 第49-51页 |
| 5.2 同步串行总线模块的板级测试 | 第51-53页 |
| 5.3 以太网通信接口测试 | 第53-54页 |
| 5.4 以太网与同步串行总线接口测试 | 第54-56页 |
| 5.5 本章小结 | 第56-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 攻读学位期间取得学术成果 | 第63页 |
