| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 缩略语 | 第15-17页 |
| 第1章 绪论 | 第17-27页 |
| 1.1 研究背景 | 第17-20页 |
| 1.2 国内外研究现状 | 第20-22页 |
| 1.3 论文主要内容和创新点 | 第22-24页 |
| 参考文献 | 第24-27页 |
| 第2章 信道及信号完整性分析 | 第27-39页 |
| 2.1 背板信道 | 第27-32页 |
| 2.1.1 信道损耗 | 第27-30页 |
| 2.1.2 信道的其它特性 | 第30-32页 |
| 2.2 信道特性对信号完整性的影响 | 第32-35页 |
| 2.2.1 信道损耗对信号完整性的影响 | 第32-33页 |
| 2.2.2 信道噪声对信号完整性的影响 | 第33-35页 |
| 2.3 抗信道损耗技术 | 第35-38页 |
| 2.3.1 分集技术 | 第35-36页 |
| 2.3.2 信道编码技术 | 第36-37页 |
| 2.3.3 均衡技术 | 第37-38页 |
| 2.4 本章小结 | 第38页 |
| 参考文献 | 第38-39页 |
| 第3章 均衡技术及均衡结构的优化设计 | 第39-53页 |
| 3.1 均衡技术 | 第39-42页 |
| 3.1.1 离散时间FIR滤波器 | 第39-40页 |
| 3.1.2 连续时间滤波器 | 第40-41页 |
| 3.1.3 判决反馈均衡器 | 第41-42页 |
| 3.2 均衡结构的优化 | 第42-47页 |
| 3.2.1 发射机 | 第42-43页 |
| 3.2.2 串扰 | 第43-44页 |
| 3.2.3 封装 | 第44-45页 |
| 3.2.4 背板信道 | 第45-46页 |
| 3.2.5 LE的设置 | 第46页 |
| 3.2.6 DFE的设置 | 第46-47页 |
| 3.2.7 LE+DFE的组合设置 | 第47页 |
| 3.3 仿真及结果分析 | 第47-50页 |
| 3.4 本章小结 | 第50页 |
| 参考文献 | 第50-53页 |
| 第4章 高速FFE+DFE组合均衡器的设计与实现 | 第53-77页 |
| 4.1 均衡器的结构设计 | 第53-58页 |
| 4.1.1 FFE | 第53-54页 |
| 4.1.2 DFE | 第54-57页 |
| 4.1.3 均衡器整体结构 | 第57-58页 |
| 4.2 电路设计 | 第58-68页 |
| 4.2.1 延时线 | 第58-63页 |
| 4.2.2 加法器 | 第63-65页 |
| 4.2.3 高速D触发器 | 第65-66页 |
| 4.2.4 复接器 | 第66-67页 |
| 4.2.5 输出缓冲电路 | 第67-68页 |
| 4.3 均衡器的仿真与芯片测试 | 第68-74页 |
| 4.3.1 系统后仿真 | 第68-70页 |
| 4.3.2 芯片测试 | 第70-71页 |
| 4.3.3 测试结果 | 第71-74页 |
| 4.4 本章小结 | 第74页 |
| 参考文献 | 第74-77页 |
| 第5章 10Gb/s CTLE+DFE组合均衡器的设计与实现 | 第77-91页 |
| 5.1 均衡器的结构设计 | 第77-80页 |
| 5.1.1 无源RLC滤波器 | 第77-79页 |
| 5.1.2 有源差分滤波器结构 | 第79-80页 |
| 5.2 电路设计 | 第80-84页 |
| 5.2.1 有源差分滤波器 | 第80-81页 |
| 5.2.2 具有调谐功能的有源差分滤波器 | 第81-83页 |
| 5.2.3 CTLE输出缓冲电路 | 第83-84页 |
| 5.3 均衡器的仿真与芯片测试 | 第84-88页 |
| 5.3.1 系统后仿真 | 第84-85页 |
| 5.3.2 芯片测试 | 第85-86页 |
| 5.3.3 测试结果 | 第86-88页 |
| 5.4 本章小结 | 第88页 |
| 参考文献 | 第88-91页 |
| 第6章 均衡器自适应的设计 | 第91-105页 |
| 6.1 CTLE的自适应 | 第91-96页 |
| 6.1.1 高频比较自适应结构 | 第91-92页 |
| 6.1.2 全频比较自适应结构 | 第92-93页 |
| 6.1.3 频谱自比较结构 | 第93-95页 |
| 6.1.4 斜率比较自适应结构 | 第95-96页 |
| 6.2 DFE的自适应 | 第96-102页 |
| 6.2.1 MMSE准则 | 第97-98页 |
| 6.2.2 LMS算法 | 第98-99页 |
| 6.2.3 LMS算法的收敛性 | 第99-100页 |
| 6.2.4 LMS算法的实现结构 | 第100-102页 |
| 6.3 本章小结 | 第102-103页 |
| 参考文献 | 第103-105页 |
| 第7章 20Gb/s+高速自适应均衡器的设计与实现 | 第105-125页 |
| 7.1 自适应均衡器的结构设计 | 第105-107页 |
| 7.1.1 高速DFE结构 | 第105-107页 |
| 7.1.2 自适应均衡器的整体结构 | 第107页 |
| 7.2 电路设计 | 第107-117页 |
| 7.2.1 自适应CTLE | 第107-113页 |
| 7.2.2 模拟LMS算法电路 | 第113-117页 |
| 7.3 自适应均衡器的仿真与芯片测试 | 第117-123页 |
| 7.3.1 系统后仿真 | 第117-119页 |
| 7.3.2 芯片测试 | 第119-120页 |
| 7.3.3 测试结果 | 第120-123页 |
| 7.4 本章小结 | 第123页 |
| 参考文献 | 第123-125页 |
| 第8章 总结和展望 | 第125-127页 |
| 8.1 总结 | 第125-126页 |
| 8.2 展望 | 第126-127页 |
| 致谢 | 第127-129页 |
| 作者攻读博士学位期间发表的论文 | 第129页 |