| 摘要 | 第5-7页 |
| Abstract | 第7-9页 |
| 第1章 绪论 | 第16-25页 |
| 1.1 研究背景 | 第16-18页 |
| 1.2 研究现状 | 第18-21页 |
| 1.2.1 传统存储器测试 | 第18-20页 |
| 1.2.2 忆阻器交叉点阵列可靠性 | 第20页 |
| 1.2.3 忆阻器交叉点阵列测试 | 第20-21页 |
| 1.3 研究的目的和意义 | 第21-22页 |
| 1.4 本文的主要工作和组织结构 | 第22-25页 |
| 第2章 存储器测试及忆阻器概述 | 第25-55页 |
| 2.1 故障 | 第25-27页 |
| 2.1.1 缺陷类型 | 第25-26页 |
| 2.1.2 故障分类 | 第26-27页 |
| 2.2 存储器测试理论 | 第27-36页 |
| 2.2.1 功能故障模型 | 第28-31页 |
| 2.2.2 功能测试算法 | 第31-35页 |
| 2.2.3 存储器测试层次 | 第35-36页 |
| 2.3 忆阻器概述 | 第36-50页 |
| 2.3.1 忆阻器建模 | 第37-39页 |
| 2.3.2 忆阻器交叉点阵列结构 | 第39-44页 |
| 2.3.3 忆阻器交叉点阵列的应用 | 第44-50页 |
| 2.4 忆阻器交叉点阵列测试方法 | 第50-54页 |
| 2.4.1 1R交叉点阵列测试 | 第50-52页 |
| 2.4.2 1T1R交叉点阵列测试方法 | 第52-54页 |
| 2.5 小结 | 第54-55页 |
| 第3章 1R忆阻器交叉点阵列测试算法研究 | 第55-74页 |
| 3.1 1R交叉点阵列故障模型 | 第55-56页 |
| 3.2 应用MAGIC或非逻辑DFT结构 | 第56-59页 |
| 3.2.1 MAGIC或非逻辑 | 第56页 |
| 3.2.2 DFT结构 | 第56-59页 |
| 3.3 1R忆阻器交叉点阵列类March测试算法 | 第59-64页 |
| 3.4 应用与非逻辑的改进方法与实验 | 第64-69页 |
| 3.4.1 与非逻辑结构 | 第64-68页 |
| 3.4.2 改进类March测试算法 | 第68-69页 |
| 3.5 实验结果与分析 | 第69-72页 |
| 3.6 小结 | 第72-74页 |
| 第4章 1T1R交叉点阵列的March测试算法 | 第74-88页 |
| 4.1 1T1R交叉点阵列故障模型分析 | 第74-75页 |
| 4.2 March C~*-1T1R测试算法 | 第75-86页 |
| 4.2.1 自身故障检测 | 第76-78页 |
| 4.2.2 耦合故障检测 | 第78-84页 |
| 4.2.3 地址解码器故障检测 | 第84-86页 |
| 4.3 测试时间和测试覆盖率分析 | 第86-87页 |
| 4.4 小结 | 第87-88页 |
| 第5章 1T1R交叉点阵列的并行测试方法 | 第88-100页 |
| 5.1 并行性测试算法 | 第88-94页 |
| 5.1.1 March C~*-1T1R测试算法分析 | 第88-91页 |
| 5.1.2 并行测试算法分析 | 第91-94页 |
| 5.2 并行性DFT结构 | 第94-97页 |
| 5.3 测试时间分析 | 第97-98页 |
| 5.4 小结 | 第98-100页 |
| 第6章 3D混合CMOS-忆阻器存储器测试方法研究 | 第100-119页 |
| 6.1 3D混合CMOS-忆阻器电路结构 | 第100-104页 |
| 6.2 CMOL电路中的缺陷与故障 | 第104-112页 |
| 6.2.1 CMOS层CMOL单元内部缺陷及其故障 | 第105-107页 |
| 6.2.2 CMOS层CMOL单元之间缺陷及其故障 | 第107-111页 |
| 6.2.3 纳米线层缺陷及其故障 | 第111-112页 |
| 6.3 March-CMOL测试算法 | 第112-117页 |
| 6.4 结果分析 | 第117-118页 |
| 6.5 小结 | 第118-119页 |
| 结论 | 第119-122页 |
| 参考文献 | 第122-131页 |
| 致谢 | 第131-133页 |
| 附录A 攻读博士学位期间发表和投稿的论文目录 | 第133-134页 |
| 附录B 攻读学位期间参加的主要科研项目 | 第134页 |
