用于超高速摄影的高精度脉冲延时可调电路系统的研制
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景及研究意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 课题来源与研究目标 | 第11-12页 |
| 1.4 本论文主要研究内容以及章节安排 | 第12-15页 |
| 2 脉冲延时可调电路总体方案 | 第15-25页 |
| 2.1 高速数字分幅相机的工作原理 | 第15-16页 |
| 2.2 模拟延时芯片级联方案 | 第16-17页 |
| 2.3 数字延时和模拟延时相结合的方案 | 第17-19页 |
| 2.3.1 计数器延时 | 第17-18页 |
| 2.3.2 存储器延时 | 第18-19页 |
| 2.4 高精度脉冲延时可调电路设计方案 | 第19-23页 |
| 2.5 本章小结 | 第23-25页 |
| 3 脉冲延时可调电路硬件设计 | 第25-39页 |
| 3.1 核心控制电路设计 | 第25-27页 |
| 3.1.1 核心控制芯片简介 | 第25-26页 |
| 3.1.2 核心控制电路硬件电路设计 | 第26-27页 |
| 3.2 模拟延时电路设计 | 第27-29页 |
| 3.2.1 模拟延时芯片简介 | 第27-28页 |
| 3.2.2 模拟延时硬件电路设计 | 第28-29页 |
| 3.3 数字延时电路设计 | 第29-31页 |
| 3.3.1 FPGA芯片简介 | 第29-30页 |
| 3.3.2 数字延时电路硬件电路设计 | 第30-31页 |
| 3.4 时钟同步误差测量电路设计 | 第31-33页 |
| 3.4.1 计数器芯片简介 | 第31-32页 |
| 3.4.2 计数器芯片硬件电路设计 | 第32-33页 |
| 3.5 信号整合电路设计 | 第33-34页 |
| 3.6 时钟发生电路设计 | 第34-35页 |
| 3.7 电源电路设计 | 第35页 |
| 3.8 PCB设计 | 第35-37页 |
| 3.9 本章小结 | 第37-39页 |
| 4 脉冲延时可调电路软件设计 | 第39-69页 |
| 4.1 单片机软件设计 | 第39-53页 |
| 4.1.1 通信接口设计 | 第40-46页 |
| 4.1.2 延时软件设计 | 第46-49页 |
| 4.1.3 内部FLASH读写 | 第49-53页 |
| 4.2 FPGA软件设计 | 第53-63页 |
| 4.2.1 DCM模块 | 第55页 |
| 4.2.2 计数器延时模块 | 第55-57页 |
| 4.2.3 SPI通信模块 | 第57-59页 |
| 4.2.4 控制模块 | 第59-61页 |
| 4.2.5 TDC时钟同步误差测量模块 | 第61-63页 |
| 4.2.6 系统顶层图 | 第63页 |
| 4.3 上位机软件设计 | 第63-67页 |
| 4.3.1 软件界面 | 第64-65页 |
| 4.3.2 底层功能 | 第65-67页 |
| 4.4 本章小结 | 第67-69页 |
| 5 系统功能测试与结果分析 | 第69-87页 |
| 5.1 脉冲延时发生器实物展示 | 第69-71页 |
| 5.2 系统功能测试 | 第71-85页 |
| 5.2.1 模拟延时电路测试 | 第71-73页 |
| 5.2.2 数字延时电路测试 | 第73-75页 |
| 5.2.3 信号整合电路测试 | 第75页 |
| 5.2.4 延时及脉宽调节测试 | 第75-81页 |
| 5.2.5 系统固有延时测试 | 第81-82页 |
| 5.2.6 延时分辨率测试 | 第82-85页 |
| 5.3 本章小结 | 第85-87页 |
| 6 总结与展望 | 第87-89页 |
| 6.1 总结 | 第87-88页 |
| 6.2 展望 | 第88-89页 |
| 致谢 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 附录 | 第95页 |
| A. 作者在攻读学位期间参与的科研项目目录 | 第95页 |
| B. 作者在攻读学位期间参加的科技竞赛目录 | 第95页 |
