RS码、LDPC码级联编解码器的FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·研究背景与意义 | 第9-10页 |
| ·数字通信系统 | 第9-10页 |
| ·差错控制编码技术 | 第10页 |
| ·研究现状 | 第10-11页 |
| ·RS 码的发展与应用 | 第10-11页 |
| ·LDPC 码的发展与应用 | 第11页 |
| ·论文主要研究工作 | 第11-12页 |
| ·论文组织结构 | 第12-13页 |
| 第二章 级联编解码系统总体设计方案 | 第13-19页 |
| ·引言 | 第13页 |
| ·总体设计方案 | 第13-15页 |
| ·硬件实现方案 | 第14-15页 |
| ·系统软件方案 | 第15页 |
| ·开发工具简介 | 第15-18页 |
| ·Quartus II 集成开发环境 | 第15-16页 |
| ·ModelSim 仿真工具简介 | 第16-17页 |
| ·PLX SDK | 第17-18页 |
| ·Cyclone 系列器件简介 | 第18页 |
| ·小结 | 第18-19页 |
| 第三章 RS,LDPC 码编译码原理 | 第19-30页 |
| ·引言 | 第19页 |
| ·线性分组码 | 第19-20页 |
| ·RS 码编译码原理 | 第20-26页 |
| ·RS 码编码原理 | 第20-21页 |
| ·RS 码译码原理 | 第21-26页 |
| ·LDPC 码编译码原理 | 第26-29页 |
| ·LDPC 码编码原理 | 第26-27页 |
| ·LDPC 译码原理 | 第27-29页 |
| ·小结 | 第29-30页 |
| 第四章 级联编译码器的硬件设计与实现 | 第30-44页 |
| ·引言 | 第30页 |
| ·级联编码器的设计 | 第30-35页 |
| ·RS 编码器的设计 | 第31-32页 |
| ·QC_LDPC 码编码器设计 | 第32-35页 |
| ·交织器设计 | 第35页 |
| ·级联编码器模块功能仿真 | 第35-37页 |
| ·级联译码器设计 | 第37-41页 |
| ·LDPC 码译码器设计 | 第37-39页 |
| ·RS 码译码器设计 | 第39-41页 |
| ·解交织器设计 | 第41页 |
| ·译码器模块仿真 | 第41-43页 |
| ·小结 | 第43-44页 |
| 第五章 PCI 总线接口控制的实现 | 第44-52页 |
| ·引言 | 第44页 |
| ·PCI 接口实现方法 | 第44页 |
| ·PCI 接口控制模块设计与实现 | 第44-49页 |
| ·PCI9054 简介 | 第44-45页 |
| ·PCI9054 配置空间的初始化 | 第45-46页 |
| ·PCI 接口逻辑的FPGA 实现 | 第46-49页 |
| ·功能模块间的逻辑控制 | 第49-51页 |
| ·硬件实现 | 第51页 |
| ·小结 | 第51-52页 |
| 第六章 级联编解码系统的软件开发及测试 | 第52-62页 |
| ·引言 | 第52页 |
| ·WDM 驱动程序的层次结构 | 第52-53页 |
| ·基于PLX SDK 的程序开发 | 第53-57页 |
| ·驱动程序的安装 | 第53-54页 |
| ·驱动程序和应用程序的开发 | 第54-57页 |
| ·功能测试与性能分析 | 第57-61页 |
| ·功能测试 | 第57-59页 |
| ·性能分析 | 第59-61页 |
| ·小结 | 第61-62页 |
| 第七章 结论与展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 附录一 | 第66-67页 |
| 附录二 | 第67-68页 |
| 附录三 | 第68-69页 |
| 攻硕期间的研究成果 | 第69-70页 |
