| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 嵌入式系统的概念 | 第11-12页 |
| 1.3 FPGA嵌入式的研究现状 | 第12页 |
| 1.4 FPGA嵌入式的发展趋势 | 第12-13页 |
| 1.5 FPGA嵌入式的应用 | 第13-14页 |
| 1.6 本文的主要工作 | 第14-15页 |
| 第2章 FPGA内嵌Nios-Ⅱ软核的整体设计 | 第15-22页 |
| 2.1 引言 | 第15页 |
| 2.2 FPGA简介 | 第15-16页 |
| 2.3 可编程片上系统(SOPC) | 第16-17页 |
| 2.4 Nios-Ⅱ软核 | 第17-19页 |
| 2.5 Avalon总线接口 | 第19-20页 |
| 2.6 整体方案设计 | 第20-21页 |
| 2.7 本章小结 | 第21-22页 |
| 第3章 FPGA内嵌Nios-Ⅱ软核硬件设计 | 第22-34页 |
| 3.1 引言 | 第22页 |
| 3.2 硬件总体设计 | 第22-23页 |
| 3.3 FPGA(EP4CE15F17C18)芯片 | 第23-24页 |
| 3.4 存储器芯片 | 第24-28页 |
| 3.4.1 EPCS64(EEPROM)芯片 | 第25-26页 |
| 3.4.2 SDRAM芯片 | 第26-27页 |
| 3.4.3 SRAM芯片 | 第27-28页 |
| 3.4.4 FRAM芯片 | 第28页 |
| 3.5 其它硬件外设 | 第28-33页 |
| 3.5.1 AD7793芯片 | 第28-29页 |
| 3.5.2 串口模块(UART) | 第29-31页 |
| 3.5.3 数码管显示模块 | 第31页 |
| 3.5.4 液晶显示模块(LCD) | 第31-33页 |
| 3.5.5 电源模块 | 第33页 |
| 3.6 本章小结 | 第33-34页 |
| 第4章 FPGA内嵌Nios-Ⅱ软核软件设计 | 第34-53页 |
| 4.1 引言 | 第34页 |
| 4.2 Nios-Ⅱ软核设计 | 第34-36页 |
| 4.2.1 软核设计整体示意图 | 第34-35页 |
| 4.2.2 软核开发环境Quartus-Ⅱ软件 | 第35-36页 |
| 4.3 IP软核功能 | 第36-42页 |
| 4.3.1 System ID控制器核 | 第37页 |
| 4.3.2 SDRAM控制器核 | 第37-38页 |
| 4.3.3 EPCS控制器核 | 第38-39页 |
| 4.3.4 JTAG-UART控制器核 | 第39-40页 |
| 4.3.5 UART控制器核 | 第40页 |
| 4.3.6 SPI控制器核 | 第40-41页 |
| 4.3.7 PIO控制器核 | 第41-42页 |
| 4.4 软核详细设计 | 第42-49页 |
| 4.5 软核设计难点 | 第49-52页 |
| 4.6 本章小结 | 第52-53页 |
| 第5章 驱动程序设计 | 第53-66页 |
| 5.1 引言 | 第53页 |
| 5.2 主程序设计流程 | 第53-54页 |
| 5.3 IDE开发环境 | 第54-55页 |
| 5.4 驱动程序开发 | 第55-57页 |
| 5.5 应用程序开发 | 第57-65页 |
| 5.5.1 AD采样程序 | 第57-61页 |
| 5.5.2 串口通信程序 | 第61-64页 |
| 5.5.3 显示程序 | 第64-65页 |
| 5.6 本章小结 | 第65-66页 |
| 第6章 软核性能测试 | 第66-72页 |
| 6.1 引言 | 第66页 |
| 6.2 数码管与液晶显示器测试 | 第66-67页 |
| 6.3 数据采样精度 | 第67-68页 |
| 6.4 串口通信调试和PWM测试 | 第68-69页 |
| 6.5 整个程序运行时间 | 第69-70页 |
| 6.6 软核中断响应速度测试 | 第70-71页 |
| 6.7 本章小结 | 第71-72页 |
| 第7章 总结与展望 | 第72-74页 |
| 7.1 本文总结 | 第72-73页 |
| 7.2 展望 | 第73-74页 |
| 参考文献 | 第74-79页 |
| 致谢 | 第79页 |