PLL扫频宽带信号产生技术研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 频率合成和宽带信号产生技术 | 第12-13页 |
| 1.3 论文的主要研究内容 | 第13-15页 |
| 1.4 论文主要工作及结构安排 | 第15-17页 |
| 第二章 宽带信号产生技术 | 第17-40页 |
| 2.1 DDS技术 | 第17-25页 |
| 2.1.1 DDS基本原理 | 第18-20页 |
| 2.1.2 理想情况DDS输出信号频谱分析 | 第20-22页 |
| 2.1.3 DDS杂散分析 | 第22-24页 |
| 2.1.4 DDS技术特点 | 第24-25页 |
| 2.2 PLL技术 | 第25-31页 |
| 2.2.1 PLL基本原理 | 第25-28页 |
| 2.2.2 电荷泵型PLL数学模型 | 第28-29页 |
| 2.2.3 噪声特性分析 | 第29-30页 |
| 2.2.4 PLL技术特点 | 第30-31页 |
| 2.3 PLL扫频宽带LFM信号产生技术 | 第31-33页 |
| 2.4 III型电荷泵PLL环路滤波器设计 | 第33-39页 |
| 2.4.1 稳态相位误差分析 | 第33-34页 |
| 2.4.2 III型环路滤波器结构 | 第34-35页 |
| 2.4.3 仿真结果及分析 | 第35-39页 |
| 2.5 本章小结 | 第39-40页 |
| 第三章 PLL扫频宽带信号产生电路设计与实现 | 第40-62页 |
| 3.1 扫频方式 | 第40-42页 |
| 3.1.1 PLL参考扫频方式 | 第40-41页 |
| 3.1.2 PLL分频比扫频方式 | 第41-42页 |
| 3.2 锁相方式 | 第42-45页 |
| 3.2.1 高频直接锁相 | 第43页 |
| 3.2.2 低频锁相后混频 | 第43-44页 |
| 3.2.3 环内混频锁相 | 第44-45页 |
| 3.3 PLL扫频电路设计与实现 | 第45-61页 |
| 3.3.0 方案选择 | 第45-46页 |
| 3.3.1 主要芯片选型 | 第46-51页 |
| 3.3.2 关键参数设置 | 第51-55页 |
| 3.3.3 主要接口及关键电路设计 | 第55-59页 |
| 3.3.4 高频及宽带设计 | 第59-61页 |
| 3.4 本章小结 | 第61-62页 |
| 第四章 信号测试及设计改进 | 第62-68页 |
| 4.1 信号测试 | 第62-65页 |
| 4.1.1 关键信号波形 | 第62-65页 |
| 4.1.2 输出信号频谱 | 第65页 |
| 4.2 设计改进 | 第65-67页 |
| 4.3 本章小结 | 第67-68页 |
| 结束语 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
