| 致谢 | 第4-6页 |
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 1 绪论 | 第13-21页 |
| 1.1 课题背景及研究意义 | 第13-15页 |
| 1.2 国内外发展现状 | 第15-19页 |
| 1.2.1 图像压缩原理 | 第15-16页 |
| 1.2.2 图像压缩标准的发展历程 | 第16-18页 |
| 1.2.3 当前研究方向 | 第18-19页 |
| 1.3 本文研究内容及论文的结构安排 | 第19-21页 |
| 2 H.264视频编解码标准及算法优化 | 第21-41页 |
| 2.1 H.264视频编解码标准 | 第21-28页 |
| 2.1.1 H.264的制定 | 第21页 |
| 2.1.2 H.264标准的分层结构 | 第21-24页 |
| 2.1.3 H.264编码关键技术 | 第24-28页 |
| 2.2 快速帧间运动估计算法优化 | 第28-39页 |
| 2.2.1 典型快速搜索算法的优缺点 | 第29-31页 |
| 2.2.2 运动矢量分布规律 | 第31-32页 |
| 2.2.3 局部极值搜索算法原理 | 第32-34页 |
| 2.2.4 局部极值搜索算法实现步骤 | 第34-35页 |
| 2.2.5 实验结果及分析 | 第35-39页 |
| 2.3 本章小节 | 第39-41页 |
| 3 H.264实时高清编解码系统实现 | 第41-69页 |
| 3.1 视频编解码系统方案介绍 | 第41-45页 |
| 3.1.1 专用视频编解码芯片 | 第41-43页 |
| 3.1.2 基于FPGA的视频编解码 | 第43-44页 |
| 3.1.3 基于DSP的视频编解码 | 第44-45页 |
| 3.2 高清视频编解码系统实现 | 第45-63页 |
| 3.2.1 FPGA图像采集与自动调光 | 第46-48页 |
| 3.2.2 FPGA到DSP的图像传输 | 第48-50页 |
| 3.2.3 DSP编码开发及码流回传 | 第50-60页 |
| 3.2.4 FPGA码流打包与实时网口传输 | 第60-61页 |
| 3.2.5 PC上位机实时软解码 | 第61页 |
| 3.2.6 DSP解码板低延时解码显示 | 第61-63页 |
| 3.3 实验结果及分析 | 第63-67页 |
| 3.4 本章小节 | 第67-69页 |
| 4 HEVC-新一代视频编解码标准 | 第69-75页 |
| 4.1 HEVC与H.264的联系和区别 | 第69-74页 |
| 4.2 HEVC面临的挑战 | 第74-75页 |
| 5 HEVC快速帧间运动估计算法优化 | 第75-89页 |
| 5.1 HEVC帧间运动估计与局部匹配搜索 | 第75-76页 |
| 5.2 PDS算法发展现状 | 第76-77页 |
| 5.3 基于“多陷阱假设”的局部匹配搜索算法 | 第77-84页 |
| 5.3.1“多陷阱假设”原理 | 第77-79页 |
| 5.3.2 搜索范围调整 | 第79-81页 |
| 5.3.3 子块复杂度计算 | 第81-82页 |
| 5.3.4 基于运动矢量的搜索组合 | 第82-84页 |
| 5.4 实验结果及分析 | 第84-87页 |
| 5.5 本章小结 | 第87-89页 |
| 6 HEVC无损压缩中高精度帧内预测算法优化 | 第89-113页 |
| 6.1 HEVC所采用的帧内预测算法 | 第89-91页 |
| 6.2 基于“残差域多模板变换”的帧内预测算法MPRT | 第91-102页 |
| 6.2.1 MPRT算法原理及实现 | 第93-98页 |
| 6.2.2 实验结果及分析 | 第98-101页 |
| 6.2.3 本部分小结 | 第101-102页 |
| 6.3 “基于像素的自适应角度预测算法”ADSAP | 第102-111页 |
| 6.3.1 ADSAP算法原理及实现 | 第103-104页 |
| 6.3.2 ADSAP算法补充 | 第104-106页 |
| 6.3.3 实验结果及分析 | 第106-110页 |
| 6.3.4 基于“帧级预处理”技术的实时性改进 | 第110-111页 |
| 6.3.5 本部分小结 | 第111页 |
| 6.4 本章小结 | 第111-113页 |
| 7 HEVC并行处理技术在多核DSP平台的实现 | 第113-127页 |
| 7.1 HEVC并行处理技术 | 第113-116页 |
| 7.1.1 GOP级并行 | 第114页 |
| 7.1.2 图像级并行 | 第114页 |
| 7.1.3 Slice、title并行 | 第114-115页 |
| 7.1.4 CTB级并行 | 第115-116页 |
| 7.2 HEVC 1080p@60f编解码系统开发 | 第116-122页 |
| 7.2.1 HEVC并行处理平台的搭建 | 第116页 |
| 7.2.2 千兆网相机到HOST的图像采集 | 第116-119页 |
| 7.2.3 HOST主机与DSP板的交互开发 | 第119-122页 |
| 7.2.4 DSP网口码流传输及上位机解码显示 | 第122页 |
| 7.3 实验结果及分析 | 第122-124页 |
| 7.4 本章小结 | 第124-127页 |
| 8 总结与展望 | 第127-131页 |
| 8.1 课题的主要工作 | 第127-128页 |
| 8.2 主要成果及创新点 | 第128-129页 |
| 8.3 展望 | 第129-131页 |
| 参考文献 | 第131-141页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第141页 |
