异构众核处理器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景 | 第14-15页 |
| 1.1.1 通用处理器的发展趋势 | 第14页 |
| 1.1.2 嵌入式领域的异军突起 | 第14-15页 |
| 1.2 相关研究 | 第15-18页 |
| 1.2.1 多核处理器的相关研究 | 第15-17页 |
| 1.2.2 多核处理器的关键技术 | 第17-18页 |
| 1.3 主要工作及创新点 | 第18-19页 |
| 1.4 本文结构 | 第19-20页 |
| 第二章 ASIP技术及并行结构概述 | 第20-32页 |
| 2.1 ASIP设计流程 | 第20-24页 |
| 2.2 ASIP体系结构 | 第24-27页 |
| 2.2.1 CISC结构 | 第24-25页 |
| 2.2.2 RISC结构 | 第25-26页 |
| 2.2.3 VLIW结构 | 第26页 |
| 2.2.4 TTA结构 | 第26-27页 |
| 2.3 ASIP并行结构 | 第27-30页 |
| 2.3.1 SIMD并行处理结构 | 第27-29页 |
| 2.3.2 MIMD并行处理结构 | 第29-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 异构众核架构设计 | 第32-44页 |
| 3.1 架构整体设计 | 第32-37页 |
| 3.1.2 系统数据路径 | 第33-36页 |
| 3.1.3 程序执行模式 | 第36-37页 |
| 3.1.4 系统架构扩展 | 第37页 |
| 3.2 片上总线设计 | 第37-40页 |
| 3.3 共享内存设计 | 第40-42页 |
| 3.4 本章小结 | 第42-44页 |
| 第四章 基于RISC结构的SIMD处理器设计 | 第44-56页 |
| 4.1 指令集设计 | 第45-48页 |
| 4.2 RISC处理器关键电路设计 | 第48-52页 |
| 4.2.2 指令控制模块 | 第49-51页 |
| 4.2.3 寄存器文件模块 | 第51-52页 |
| 4.2.4 地址产生模块 | 第52页 |
| 4.3 核间通信电路设计 | 第52-55页 |
| 4.4 本章小结 | 第55-56页 |
| 第五章 基于SPARC结构的ASIP处理器设计 | 第56-66页 |
| 5.1 SPARC指令集 | 第57-60页 |
| 5.2 SPARC处理器关键电路设计 | 第60-65页 |
| 5.2.2 指令控制模块 | 第61-62页 |
| 5.2.3 基本运算模块 | 第62-63页 |
| 5.2.4 窗口寄存器模块 | 第63-65页 |
| 5.2.5 UART控制模块 | 第65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 测试与分析 | 第66-74页 |
| 6.1 SIMD处理器阵列测试 | 第66-70页 |
| 6.2 SPARC处理器测试 | 第70-72页 |
| 6.3 并行性能测试 | 第72-73页 |
| 6.4 本章小结 | 第73-74页 |
| 第七章 总结与展望 | 第74-76页 |
| 7.1 总结 | 第74页 |
| 7.2 展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
