| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15页 |
| 1.2 研究现状及发展趋势 | 第15-18页 |
| 1.3 本论文的主要研究内容 | 第18-21页 |
| 第二章 雷达数据采集回放系统概述 | 第21-29页 |
| 2.1 雷达数据采集回放系统的主要组成 | 第21-22页 |
| 2.2 雷达数据采集回放系统的硬件设计 | 第22-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 雷达前端数据采集存储设计 | 第29-57页 |
| 3.1 前端AD采集的性能分析 | 第29-39页 |
| 3.1.1 模拟-数字转换模块的总体设计 | 第29-30页 |
| 3.1.2 AD采集部分硬件设计 | 第30-32页 |
| 3.1.3 AD采样信噪比和有效位的测试 | 第32-39页 |
| 3.2 数字中频正交采样原理及实测数据仿真 | 第39-47页 |
| 3.2.1 数字中频正交采样的基本原理 | 第39-41页 |
| 3.2.2 数字中频正交采样的实现方法 | 第41-43页 |
| 3.2.3 数字中频正交采样的结果分析 | 第43-47页 |
| 3.3 回波数据存储的设计与实现 | 第47-55页 |
| 3.3.1 目标数据存储前的预处理 | 第48-50页 |
| 3.3.2 高速高密度Flash存储板的存储实现方法 | 第50-54页 |
| 3.3.3 A/D采集板和Flash存储板的板间光纤通道 | 第54-55页 |
| 3.4 本章小结 | 第55-57页 |
| 第四章 雷达数据回放系统的设计与实现 | 第57-73页 |
| 4.1 雷达数据回放系统整体设计 | 第57-58页 |
| 4.2 数据回放时的时序分析 | 第58-63页 |
| 4.2.1 数据回放时定时控制信号的产生 | 第59-60页 |
| 4.2.2 回放时数据流的控制和实际调试结果分析 | 第60-63页 |
| 4.3 FPGA设计规范和系统部分模块介绍 | 第63-71页 |
| 4.3.1 基于FPGA的设计规范和开发流程 | 第64-66页 |
| 4.3.2 光纤通信模块 | 第66-69页 |
| 4.3.3 高速链路口模块 | 第69-71页 |
| 4.4 本章小结 | 第71-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 本文总结 | 第73页 |
| 5.2 后续工作展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |