| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 引言 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.1.1 RFID技术 | 第9页 |
| 1.1.2 研究UHF频段读写器的意义 | 第9-10页 |
| 1.2 单芯片读写器国内外研究现状 | 第10-12页 |
| 1.3 本文的主要工作和组织结构 | 第12-14页 |
| 第二章 数字基带接收链路系统分析与架构设计 | 第14-27页 |
| 2.1 两种UHF RFID协议工作模式的对比分析 | 第14-23页 |
| 2.1.1 ISO 18000-6C标准简介 | 第14-18页 |
| 2.1.2 GB/T29768-2013 标准简介 | 第18-21页 |
| 2.1.3 两种模式的对比分析 | 第21-23页 |
| 2.2 数字基带接收链路系统分析与设计指标 | 第23-24页 |
| 2.3 数字基带接收链路架构设计 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 数字基带接收链路关键模块分析与设计 | 第27-46页 |
| 3.1 码元同步模块分析与设计 | 第27-37页 |
| 3.1.1 码元同步模块分析 | 第27-29页 |
| 3.1.2 码元同步模块设计 | 第29-34页 |
| 3.1.3 码元同步模块仿真 | 第34-37页 |
| 3.2 解码模块分析与设计 | 第37-43页 |
| 3.2.1 解码模块的工作流程和结构设计 | 第37-39页 |
| 3.2.2 解码时钟生成器设计 | 第39-40页 |
| 3.2.3 FM0/Miller解码方法 | 第40-43页 |
| 3.2.4 解码模块仿真 | 第43页 |
| 3.3 CRC校验模块分析与设计 | 第43-44页 |
| 3.4 本章小结 | 第44-46页 |
| 第四章 数字基带接收链路控制单元设计 | 第46-62页 |
| 4.1 协议控制信号处理单元设计 | 第46-52页 |
| 4.1.1 ISO 18000-6C协议控制主状态机 | 第47-51页 |
| 4.1.2 返回信号提取模块设计 | 第51-52页 |
| 4.2 接收FIFO单元设计 | 第52-54页 |
| 4.3 读写器接口模块设计 | 第54-61页 |
| 4.3.1 UART接口通信单元设计 | 第56-57页 |
| 4.3.2 SPI接口设计 | 第57-59页 |
| 4.3.3 接口模块状态机设计 | 第59-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第五章 数字基带接收链路FPGA验证与芯片实现 | 第62-68页 |
| 5.1 FPGA验证 | 第62-65页 |
| 5.2 芯片实现 | 第65-66页 |
| 5.3 后仿结果 | 第66-67页 |
| 5.4 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-75页 |
| 作者在学校期间取得的学术成果 | 第75-76页 |
