基于FPGA的舰载三坐标雷达DBF及信号处理技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景及意义 | 第7-8页 |
| ·研究现状和发展趋势 | 第8-11页 |
| ·雷达信号处理算法发展现状与趋势 | 第8-9页 |
| ·信号处理器发展现状与趋势 | 第9-10页 |
| ·总线技术发展现状与趋势 | 第10-11页 |
| ·论文主要内容及安排 | 第11-13页 |
| 第二章 系统设计总体方案与实现 | 第13-20页 |
| ·系统主要功能特点及信号处理流程 | 第13-14页 |
| ·主要功能与特点 | 第13-14页 |
| ·信号处理流程 | 第14页 |
| ·系统硬件组成 | 第14-17页 |
| ·主处理芯片FPGA的选择 | 第15页 |
| ·VPX总线标准 | 第15-17页 |
| ·RocketIO高速串行传输 | 第17页 |
| ·系统设计整体结构与实现 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 雷达信号处理算法及其仿真 | 第20-44页 |
| ·信号产生 | 第20-25页 |
| ·线性调频信号的时域和频域特性 | 第21-23页 |
| ·直接中频采样数字下变频技术 | 第23-25页 |
| ·数字波束形成 | 第25-31页 |
| ·同时数字多波束形成原理 | 第26-28页 |
| ·DBF仿真 | 第28-30页 |
| ·基于LMS的自适应波束形成 | 第30-31页 |
| ·脉冲压缩技术 | 第31-34页 |
| ·脉冲压缩原理和实现方法 | 第31-33页 |
| ·脉冲压缩仿真 | 第33-34页 |
| ·动目标处理 | 第34-39页 |
| ·一次对消与双重频 | 第35-37页 |
| ·动目标检测 | 第37-39页 |
| ·雷达信号的积累处理 | 第39-41页 |
| ·相参积累 | 第40页 |
| ·非相参积累 | 第40-41页 |
| ·恒虚警处理 | 第41-43页 |
| ·单元平均恒虚警 | 第41-42页 |
| ·CFAR仿真 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 雷达信号处理的FPGA实现 | 第44-69页 |
| ·Xilinx FPGA开发流程 | 第44-45页 |
| ·FPGA中实现LFM产生及DDC | 第45-49页 |
| ·FPGA中线性调频脉冲的实现 | 第45-47页 |
| ·FPGA中DDC的实现 | 第47-48页 |
| ·24路系统仿真信号实现 | 第48-49页 |
| ·DBF的实现与资源利用分析 | 第49-53页 |
| ·FPGA中实现DBF功能 | 第49-53页 |
| ·DBF和幅相修正资源利用分析 | 第53页 |
| ·脉冲压缩的实现 | 第53-58页 |
| ·在FPGA中实现脉冲压缩 | 第54-56页 |
| ·脉冲压缩资源分析 | 第56-57页 |
| ·FPGA处理数据和Matlab仿真结果对比 | 第57-58页 |
| ·动目标抗杂波处理的实现 | 第58-63页 |
| ·在FPGA中实现一次对消 | 第58-59页 |
| ·在FPGA中实现动目标检测 | 第59-63页 |
| ·基于FPGA的雷达杂波速度谱图的实现 | 第63-67页 |
| ·自适应杂波抑制技术 | 第63-64页 |
| ·速度谱图的实现 | 第64-66页 |
| ·仿真与实验结果分析 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 第五章 系统整机联调与处理效果分析 | 第69-75页 |
| ·反异步抗同频干扰处理 | 第69-72页 |
| ·同频干扰及窄脉冲产生原因 | 第69-70页 |
| ·系统加入反异步的功能 | 第70-72页 |
| ·恒虚警处理及效果分析 | 第72-74页 |
| ·系统抗干扰效果 | 第74页 |
| ·本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 作者简介 | 第81页 |
