| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 引言 | 第9-14页 |
| ·本课题研究背景 | 第9页 |
| ·数字通信的发展概况及趋势 | 第9-11页 |
| ·国内外发展现状 | 第11-12页 |
| ·研究内容 | 第12-13页 |
| ·论文章节安排 | 第13-14页 |
| 第2章 简述理论基础背景 | 第14-26页 |
| ·PCM编解码原理 | 第14-22页 |
| ·抽样 | 第15-18页 |
| ·量化 | 第18-21页 |
| ·编码 | 第21-22页 |
| ·PCM数据流码型 | 第22-24页 |
| ·码型 | 第22-24页 |
| ·码速率 | 第24页 |
| ·PCM数据格式 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 PCM正变换硬件电路设计 | 第26-35页 |
| ·信号调理电路 | 第26-28页 |
| ·ADC采样电路 | 第28-29页 |
| ·LTC2294介绍 | 第28页 |
| ·LTC2294驱动电路设计 | 第28-29页 |
| ·SDRAM电路 | 第29-31页 |
| ·FPGA逻辑控制电路 | 第31-32页 |
| ·电源设计电路 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 FPGA内部模块化设计 | 第35-60页 |
| ·FPGA的简介 | 第35-38页 |
| ·FPGA的基本原理及特点 | 第35-37页 |
| ·FPGA的设计流程 | 第37-38页 |
| ·软件开发 | 第38-41页 |
| ·Quartus Ⅱ设计工具 | 第39-40页 |
| ·Modelsim设计工具 | 第40页 |
| ·Verilog HDL语言 | 第40-41页 |
| ·FPGA逻辑设计 | 第41-59页 |
| ·时钟分频模块 | 第42-43页 |
| ·ADC采样模块 | 第43-44页 |
| ·pcm_input(PCM输入)模块 | 第44-49页 |
| ·decode_in(解码)模块 | 第49-52页 |
| ·pcm_receiver(PCM数据流接收)模块 | 第52-53页 |
| ·SDRAM控制模块 | 第53-56页 |
| ·pcm_out(PCM输出)模块 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 验证方法及仿真结果 | 第60-65页 |
| ·验证方法 | 第60页 |
| ·仿真结果分析 | 第60-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 攻读学位期间取得学术成果 | 第69页 |