| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 引言 | 第9-12页 |
| ·课题研究背景、目的及意义 | 第9-10页 |
| ·课题研究内容、方法及预期结果 | 第10页 |
| ·课题主要工作 | 第10页 |
| ·论文章节安排 | 第10-12页 |
| 第2章 Cache 技术研究与发展综述 | 第12-20页 |
| ·Cache 技术发展历程 | 第12-13页 |
| ·Cache 技术综述 | 第13-19页 |
| ·早期 Cache 技术 | 第14-15页 |
| ·单核多级 Cache 技术 | 第15-16页 |
| ·多核多级 Cache 技术 | 第16-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 Cache 技术原理 | 第20-32页 |
| ·Cache 原理 | 第20-29页 |
| ·Cache 基本结构 | 第20页 |
| ·Cache 工作原理 | 第20页 |
| ·Cache 映射方式 | 第20-27页 |
| ·Cache 替换算法 | 第27-28页 |
| ·Cache 读写策略 | 第28-29页 |
| ·Cache 性能介绍 | 第29-30页 |
| ·处理器性能 | 第29页 |
| ·Cache 性能 | 第29-30页 |
| ·Cache 优化方法 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 IC 设计方法 | 第32-35页 |
| ·ASIC 设计 | 第32-34页 |
| ·FPGA 设计 | 第34页 |
| ·本章小结 | 第34-35页 |
| 第5章 16 位 CPU 的 Cache 设计与实现 | 第35-50页 |
| ·DMT251 内核简介 | 第35-36页 |
| ·指令 Cache 设计与实现 | 第36-48页 |
| ·Cache 系统框图及说明 | 第36-37页 |
| ·Cache 结构设计 | 第37-39页 |
| ·Cache 工作流程 | 第39-40页 |
| ·Cache 设计指标及地址映射方式 | 第40-43页 |
| ·Cache 系统状态机设计 | 第43-46页 |
| ·Cache 系统功能时序 | 第46-48页 |
| ·本章小结 | 第48-50页 |
| 第6章 仿真验证与性能分析 | 第50-61页 |
| ·功能仿真验证 | 第51-55页 |
| ·理论性能分析 | 第55-57页 |
| ·性能仿真验证对比 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第7章 总结与展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 附录 | 第66-80页 |