| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-15页 |
| ·卡拉 OK 音效处理的发展历史和现状 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·卡拉 OK 音效硬件处理产生的意义 | 第12-13页 |
| ·本论文的结构安排 | 第13-15页 |
| 第二章 卡拉 OK 音效处理的原理介绍 | 第15-25页 |
| ·回声 | 第15-16页 |
| ·混响 | 第16-17页 |
| ·镶边 | 第17-19页 |
| ·合声 | 第19-21页 |
| ·颤音 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 卡拉 OK 音效处理的总体方案设计 | 第25-28页 |
| ·现有 ASIC 中音频系统架构图 | 第25-26页 |
| ·音效硬件系统指标要求 | 第26-27页 |
| ·音效系统注意事项 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第四章 卡拉 OK 音效处理的硬件实现 | 第28-62页 |
| ·新的卡拉 OK 硬件系统的系统架构和方案论证 | 第28-41页 |
| ·SINE 值的实现 | 第29-32页 |
| ·固定声音延时的实现 | 第32-34页 |
| ·变化声音延时的实现 | 第34-36页 |
| ·隔直流处理的实现 | 第36-37页 |
| ·自动降噪处理的实现 | 第37-39页 |
| ·卡拉 OK 系统的硬件系统架构 | 第39-41页 |
| ·卡拉 OK 音效处理的软件接口 | 第41-54页 |
| ·数据存储空间的相关配置寄存器 | 第41-47页 |
| ·音效处理的相关配置寄存器 | 第47-52页 |
| ·ADC/DAC 的相关配置寄存器 | 第52-54页 |
| ·卡拉 OK 音效处理的硬件细节描述 | 第54-61页 |
| ·自动增益的硬件实现 | 第54-55页 |
| ·乘法器降低面积消耗的硬件实现 | 第55-56页 |
| ·DMA 读写的硬件实现 | 第56-57页 |
| ·变化延时的硬件实现 | 第57-59页 |
| ·输出防爆音的硬件实现 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 卡拉 OK 音效处理的验证和 FPGA 实现 | 第62-72页 |
| ·硬件的仿真验证 | 第62-64页 |
| ·硬件系统的仿真验证架构 | 第62-64页 |
| ·FPGA 测试环境的搭建 | 第64-67页 |
| ·FPGA 测试环境 | 第65-67页 |
| ·卡拉 OK 硬件实现和软件实现的比较 | 第67-70页 |
| ·卡拉 OK 硬件实现音效处理的流程 | 第67-68页 |
| ·卡拉 OK 软件实现音效处理的流程 | 第68页 |
| ·卡拉 OK 软/硬件实现音效处理的比较 | 第68-70页 |
| ·本章小结 | 第70-72页 |
| 第六章 结论和展望 | 第72-75页 |
| ·本文的主要贡献 | 第72-73页 |
| ·下一步工作的展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |