| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 引言 | 第6-7页 |
| 第一章 概述 | 第7-11页 |
| ·PLC技术应用的背景 | 第7页 |
| ·PLC传输信道特点 | 第7-8页 |
| ·PLC信道的输入阻抗分析 | 第8页 |
| ·信道衰减特性分析 | 第8-9页 |
| ·信道噪声特性分析 | 第9-11页 |
| 第二章 中国主流PLC-AMR产品比较论证 | 第11-22页 |
| ·信号特性评测 | 第12-19页 |
| ·通断评测 | 第19-20页 |
| ·结论 | 第20-22页 |
| 第三章 基于"微包"传输技术的PLC收发机系统 | 第22-36页 |
| ·"微包"传输技术 | 第22-23页 |
| ·基于"微包"的PLC收发机系统概述 | 第23-25页 |
| ·基于"微包"的PLC同步系统 | 第25-36页 |
| ·同步码调制 | 第25-27页 |
| ·同步帧及系统信道时隙的划分 | 第27-28页 |
| ·载波同步 | 第28-31页 |
| ·同步帧同步 | 第31-36页 |
| ·同步帧比特同步算法 | 第31-33页 |
| ·同步帧同步算法 | 第33-36页 |
| 第四章 PLC系统中同步系统仿真及分析 | 第36-59页 |
| ·CFO/SFO/初始相位偏移对同步系统的影响 | 第36-43页 |
| ·初始相位偏移对同步码相关结果的影响 | 第38-39页 |
| ·CFO对于同步码相关结果的影响 | 第39-41页 |
| ·采样频率偏移对同步码相关结果的影响 | 第41-42页 |
| ·CFO/SFO/初始相位偏移同时对同步码相关的影响 | 第42-43页 |
| ·DPLL模块仿真 | 第43-50页 |
| ·DPLL仿真模型 | 第43-45页 |
| ·参数对于DPLL的影响 | 第45-50页 |
| ·β数对于DPLL性能的影响 | 第46-47页 |
| ·α参数对于DPLL性能的影响 | 第47-49页 |
| ·结论分析 | 第49-50页 |
| ·同步算法仿真 | 第50-59页 |
| ·比特软判决和比特硬判决 | 第50-53页 |
| ·同步帧比特同步 | 第53-55页 |
| ·同步帧同步 | 第55-59页 |
| 第五章 FPGA原型验证系统及测试结果 | 第59-70页 |
| ·原型验证系统简介 | 第59-60页 |
| ·测试环境 | 第60-67页 |
| ·线路特征 | 第60-65页 |
| ·噪声源 | 第65-67页 |
| ·通信性能测试结果 | 第67-70页 |
| 第六章 结论 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 缩略语 | 第73-74页 |
| 致谢 | 第74-75页 |