基于数字预失真的功放性能改善研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·研究课题的目的 | 第9页 |
| ·课题的实用意义 | 第9-10页 |
| ·国内外发展现状 | 第10-12页 |
| ·论文的组织结构 | 第12-13页 |
| 2 常用的功放模型和理论基础 | 第13-24页 |
| ·无记忆效应功放模型 | 第13-14页 |
| ·无记效应忆功放预失真 | 第14-18页 |
| ·无记效应忆功放的数据预失真 | 第14-15页 |
| ·无记效应忆功放的信号预失真 | 第15-18页 |
| ·有记忆效应功放模型 | 第18-22页 |
| ·Wiener 模型 | 第18-19页 |
| ·Hammerstein 模型 | 第19-20页 |
| ·Wiener-Hammerstein 模型 | 第20-21页 |
| ·并联 Wiener 模型 | 第21-22页 |
| ·记忆多项式模型 | 第22页 |
| ·Murray Hill 模型 | 第22页 |
| ·有记忆效应的功放预失真 | 第22-24页 |
| 3 功放前端模拟器件的补偿 | 第24-33页 |
| ·直接上变频发射机的模型 | 第24-27页 |
| ·实 I/Q 信道模型 | 第25页 |
| ·复数 I/Q 信道模型 | 第25-26页 |
| ·直通/镜像信道模型 | 第26-27页 |
| ·信道估计 | 第27-29页 |
| ·I/Q 补偿器的构造 | 第29-31页 |
| ·I/Q 补偿器的仿真 | 第31-33页 |
| 4 数字预失真的实现 | 第33-41页 |
| ·记忆多项式模型 | 第33页 |
| ·间接学习构架 | 第33-34页 |
| ·预失真的结构 | 第34-35页 |
| ·数字信号处理实现 | 第35-41页 |
| ·算法实现流程 | 第36-37页 |
| ·所需硬件资源的估算 | 第37-39页 |
| ·硬件平台 | 第39-41页 |
| 5 记忆多项式数字预失真的仿真 | 第41-48页 |
| ·记忆多项式数字预失真的训练序列 | 第41-42页 |
| ·记忆多项式数字预失真的仿真 | 第42-45页 |
| ·记忆多项式数字预失真讨论 | 第45-48页 |
| 6 总结与展望 | 第48-50页 |
| ·总结 | 第48页 |
| ·未来工作展望 | 第48-50页 |
| 致谢 | 第50-51页 |
| 参考文献 | 第51-55页 |
