| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景 | 第9-10页 |
| ·主流视频标准的发展及现状 | 第10-13页 |
| ·课题的研究目标和意义 | 第13页 |
| ·论文的工作与结构 | 第13-15页 |
| 第2章 视频压缩技术和视频编解码标准 | 第15-34页 |
| ·数字视频压缩的必要性和可能性 | 第16-18页 |
| ·视频压缩基础 | 第18-22页 |
| ·视频编码的数据流结构 | 第19-20页 |
| ·帧(frame)和场(field) | 第20页 |
| ·亮度和色度 | 第20-21页 |
| ·采样格式 | 第21-22页 |
| ·视频格式 | 第22页 |
| ·H.264协议与AVS协议介绍 | 第22-29页 |
| ·H.264协议 | 第22-26页 |
| ·AVS视频协议 | 第26-29页 |
| ·视频解码器结构设计 | 第29-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 H.264和AVS压缩算法比较 | 第34-50页 |
| ·帧内预测算法研究 | 第34-46页 |
| ·H.264中帧内预测算法介绍 | 第35-42页 |
| ·AVS中帧内预测算法介绍 | 第42-44页 |
| ·H.264帧内预测与AVS帧内预测的比较 | 第44页 |
| ·解码器中帧内预测模式的确定 | 第44-46页 |
| ·量化变换算法 | 第46-49页 |
| ·H.264整数变换及量化 | 第46-48页 |
| ·AVS中的量化变换变换 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 压缩空间冗余模块的硬件设计 | 第50-63页 |
| ·Ipred模块硬件设计 | 第50-57页 |
| ·Ipred模块硬件构架设计 | 第50-53页 |
| ·Ipred主要的工作流程及C model结构设计 | 第53-56页 |
| ·Ipred模块的周期分析 | 第56-57页 |
| ·IQ的硬件设计 | 第57-61页 |
| ·IQ模块顶层硬件结构设计 | 第57-58页 |
| ·IQ模块工作流程 | 第58-59页 |
| ·周期分析 | 第59-61页 |
| ·IT模块的硬件设计 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第5章 验证与结果分析 | 第63-69页 |
| ·RTL设计与仿真 | 第63-65页 |
| ·逻辑综合与FPGA验证 | 第65-68页 |
| ·逻辑综合 | 第65-66页 |
| ·门级仿真 | 第66页 |
| ·解码芯片的原型验证 | 第66-68页 |
| ·验证结果 | 第68页 |
| ·本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75页 |