图象处理系统中去噪模块的设计及基于SystemVerilog的系统级验证
| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 致谢 | 第9-14页 |
| 第一章 绪论 | 第14-17页 |
| ·课题背景 | 第14页 |
| ·本文的主要工作及贡献 | 第14-15页 |
| ·章节安排 | 第15-17页 |
| 第二章 图象处理系统概述 | 第17-22页 |
| ·图象处理系统的架构 | 第17-18页 |
| ·图象处理方法 | 第18-22页 |
| ·图象的生成 | 第18页 |
| ·对光进行预处理 | 第18页 |
| ·色彩滤波器正列——Bayer滤波器 | 第18-19页 |
| ·黑色校正及白平衡处理 | 第19页 |
| ·图象复原:去除有害的干扰 | 第19-20页 |
| ·镜头校验与Gamma校正 | 第20-21页 |
| ·去马赛克效应和图象锐化 | 第21页 |
| ·色彩转换及图象压缩 | 第21-22页 |
| 第三章 基于中心加权算法的NSR模块的架构和实现 | 第22-25页 |
| ·NSR去噪点模块的架构 | 第22页 |
| ·中心加权及相应去噪算法 | 第22-23页 |
| ·ISP系统及NSR模块的硬件实现 | 第23-24页 |
| ·顶层设计 | 第23-24页 |
| ·模块接口 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第四章 SoC验证方法学 | 第25-35页 |
| ·什么是验证 | 第25-28页 |
| ·形式验证 | 第25-26页 |
| ·功能验证 | 第26-27页 |
| ·测试与验证的比较 | 第27-28页 |
| ·可供选用的验证技术 | 第28-30页 |
| ·仿真技术 | 第28-29页 |
| ·静态技术 | 第29页 |
| ·形式技术 | 第29页 |
| ·物理验证与分析 | 第29页 |
| ·各种验证做法的比较 | 第29-30页 |
| ·验证计划 | 第30页 |
| ·验证途径 | 第30-32页 |
| ·层次化验证模型 | 第32页 |
| ·验证工具 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第五章 SystemVerilog语言简介 | 第35-46页 |
| ·SystemVerilog的特征 | 第35-37页 |
| ·SystemVerilog验证方法学介绍 | 第37-41页 |
| ·验证面临挑战 | 第38页 |
| ·SystemVerilog验证技术 | 第38页 |
| ·产生带约束随机仿真 | 第38-39页 |
| ·覆盖率驱动验证 | 第39-40页 |
| ·断言 | 第40-41页 |
| ·基于Systemverilog的测试平台架构 | 第41-45页 |
| ·分层测试平台结构 | 第41-42页 |
| ·自顶向下和自底向上 | 第42-43页 |
| ·结果检查 | 第43页 |
| ·覆盖率驱动验证执行 | 第43-44页 |
| ·使用形式分析 | 第44页 |
| ·产生可重用验证IP | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第六章 基于顶层环境的NSR验证平台 | 第46-59页 |
| ·验证环境介绍 | 第46-48页 |
| ·SC6800E芯片验证环境 | 第46-47页 |
| ·模块验证平台的顶层结构 | 第47-48页 |
| ·NSR模块验证平台的结构规划 | 第48-49页 |
| ·验证方法与总体结构 | 第48-49页 |
| ·仿真架构的设计 | 第49页 |
| ·NSR模块验证平台的设计实现 | 第49-53页 |
| ·待测功能列表 | 第49-50页 |
| ·配置文件 | 第50-51页 |
| ·数据文件 | 第51-52页 |
| ·文件列表 | 第52页 |
| ·编程指南 | 第52-53页 |
| ·回归分析 | 第53页 |
| ·基于Systemverilog的总线功能模型 | 第53-54页 |
| ·与模块相关的顶层验证 | 第54-55页 |
| ·Systemverilog描述的中断处理程序 | 第54页 |
| ·模块间联合仿真 | 第54-55页 |
| ·FPGA验证 | 第55-56页 |
| ·后仿真 | 第56页 |
| ·覆盖率分析 | 第56-58页 |
| ·VCS工具Coverage Metrics简介 | 第56-57页 |
| ·仿真脚本 | 第57页 |
| ·覆盖率统计报告 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第七章 结论 | 第59-60页 |
| 参考文献 | 第60-61页 |
| 攻读硕士学位期间发表的论文 | 第61页 |
