领域内可重构功能单元自动生成技术研究
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-12页 |
| ·专用指令集处理器 | 第10页 |
| ·可重构计算技术 | 第10-11页 |
| ·领域内可重构功能单元 | 第11-12页 |
| ·课题研究的现状及分析 | 第12-13页 |
| ·传输触发体系结构的提出及发展现状 | 第12页 |
| ·可重构功能单元研究现状及分析 | 第12-13页 |
| ·课题研究主要内容 | 第13-14页 |
| ·论文的组织结构 | 第14-16页 |
| 第二章 传输触发体系结构 | 第16-27页 |
| ·从VLIW 到TTA | 第16-21页 |
| ·VLIW 结构 | 第16-17页 |
| ·降低VLIW 结构复杂度 | 第17-19页 |
| ·TTA 结构 | 第19-21页 |
| ·TTA 结构细节 | 第21-25页 |
| ·硬件结构 | 第21-24页 |
| ·软件代码 | 第24-25页 |
| ·TTA 结构的特点 | 第25-27页 |
| 第三章 可重构功能单元自动生成方法 | 第27-52页 |
| ·DSRFU 的构造思想 | 第27-29页 |
| ·BFU 硬件描述的自动生成 | 第29-42页 |
| ·特殊BFU 对算法的加速作用 | 第29-31页 |
| ·影响BFU 结构的设计参数 | 第31-35页 |
| ·BFU 硬件描述自动生成实现 | 第35-42页 |
| ·DSRFU 的组建自动化 | 第42-49页 |
| ·BFU 的匹配 | 第43-47页 |
| ·BFU 的连接 | 第47-49页 |
| ·DSRFU 的测试与封装 | 第49-52页 |
| ·DSRFU 的测试与优化 | 第49-50页 |
| ·面向特定体系结构的封装与挂载 | 第50-52页 |
| 第四章 可重构功能单元的使用与评估 | 第52-54页 |
| ·DSRFU 的使用 | 第52页 |
| ·DSRFU 的评估 | 第52-54页 |
| 第五章 结束语 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 作者在学期间取得的学术成果 | 第60-61页 |
| 附录A 并行乘法器硬件描述自动生成程序 | 第61-66页 |
| 附录B Cost Database 文件样本 | 第66-67页 |
| 附录C 机器描述文件样本 | 第67页 |