| 引言 | 第1-10页 |
| 第一章 国内外发展状况 | 第10-13页 |
| ·FPGA的发展现状 | 第10页 |
| ·可重构系统的发展 | 第10-13页 |
| ·重构系统的提出 | 第10-11页 |
| ·可重构系统的应用 | 第11-12页 |
| ·FPGA动态重构展望 | 第12-13页 |
| 第二章 基本原理 | 第13-20页 |
| ·FPGA基础理论 | 第13-16页 |
| ·FPGA基本逻辑结构 | 第13-15页 |
| ·EDA流程 | 第15-16页 |
| ·FPGA动态可重构基础理论 | 第16-19页 |
| ·动态可重构概念及原理 | 第16-18页 |
| ·基于FPGA动态可重构的优化算法 | 第18-19页 |
| ·本章小节 | 第19-20页 |
| 第三章 动态部分重构的技术分析 | 第20-29页 |
| ·概述 | 第20-21页 |
| ·基于Virtex／Virtex-Ⅱ的动态部分重构的设计流程 | 第21-23页 |
| ·动态部分重构的三种技术 | 第23-28页 |
| ·基于模块化的技术 | 第23-24页 |
| ·基于硬件宏差异的技术 | 第24-25页 |
| ·基于Bitstream的技术 | 第25-28页 |
| ·本章小节 | 第28-29页 |
| 第四章 基于模块化的FPGA动态重构的研究 | 第29-35页 |
| ·概述 | 第29页 |
| ·设计思路 | 第29-32页 |
| ·电路模块划分 | 第29页 |
| ·模块硬件资源分配 | 第29-30页 |
| ·顶层文件设计和各个模块文件的实现 | 第30-32页 |
| ·最终文件实现 | 第32页 |
| ·实践简单介绍 | 第32-33页 |
| ·本章小节 | 第33-35页 |
| 第五章 基于Bitstream文件的动态重构研究 | 第35-70页 |
| ·概述 | 第35页 |
| ·JBits介绍 | 第35-36页 |
| ·利用JBits的设计流程 | 第36-39页 |
| ·静态电路的设计流程 | 第36-37页 |
| ·动态配置设计流程 | 第37-39页 |
| ·利用JBits设计电路可行性验证 | 第39-46页 |
| ·设计目的 | 第39页 |
| ·设计思路 | 第39页 |
| ·设计步骤 | 第39-44页 |
| ·Bitstream文件比较 | 第44-45页 |
| ·小结 | 第45-46页 |
| ·应用程序Bit Browser设计 | 第46-52页 |
| ·设计目的 | 第46页 |
| ·软件运行环境 | 第46页 |
| ·软件功能定义 | 第46-47页 |
| ·软件界面介绍 | 第47-48页 |
| ·功能举例 | 第48-51页 |
| ·小结 | 第51-52页 |
| ·动态部分重构的实践 | 第52-69页 |
| ·硬件平台 | 第52-53页 |
| ·软件架构 | 第53页 |
| ·XHWIF接口定义 | 第53-54页 |
| ·FPGA驱动设计 | 第54-60页 |
| ·实践举例 | 第60-69页 |
| ·实践小节 | 第69页 |
| ·本章小节 | 第69-70页 |
| 第六章 总结和展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 附录1：连接FPGA部分代码 | 第75-76页 |
| 附录2：读取配置信息部分代码 | 第76-77页 |
| 附录3：动态写入配置信息部分代码 | 第77-78页 |
| 致谢 | 第78页 |