| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-11页 |
| §1.1 课题的提出 | 第6-7页 |
| §1.2 嵌入式系统概述 | 第7页 |
| §1.3 IEEE802.11WLAN概述 | 第7-9页 |
| §1.4 课题研究的内容 | 第9-11页 |
| 第二章 IEEE802.11标准安全机制分析 | 第11-20页 |
| §2.1 基于SSID的接入控制 | 第11页 |
| §2.2 IEEE802.11中的认证服务 | 第11-12页 |
| §2.3 WEP安全机制 | 第12-14页 |
| ·WEP加密过程 | 第12页 |
| ·WEP解密过程 | 第12-13页 |
| ·WEP中存在的安全问题 | 第13-14页 |
| §2.4 IEEE802.11i | 第14-19页 |
| ·IEEE802.11i安全框架 | 第14-15页 |
| ·IEEE802.11i中用户认证 | 第15-17页 |
| ·IEEE802.11i中的密钥管理和创建 | 第17-18页 |
| ·IEEE802.11i中的数据机密性保护 | 第18-19页 |
| §2.5 本章小结 | 第19-20页 |
| 第三章 AP硬件系统的总体设计 | 第20-28页 |
| §3.1 功能需求 | 第20-21页 |
| §3.2 设计规划 | 第21-23页 |
| §3.3 S3C2510a微处理器的特点 | 第23-24页 |
| §3.4 S3C2510a功能框图及功能模块描述 | 第24-27页 |
| ·ARM940T处理器核 | 第25页 |
| ·以太网控制器 | 第25页 |
| ·内存管理 | 第25-26页 |
| ·PCI & PC Card Host／Agent控制器 | 第26页 |
| ·UART控制器 | 第26页 |
| ·DES／3DES密码加速器 | 第26页 |
| ·DMA通道 | 第26页 |
| ·看门狗定时器 | 第26-27页 |
| ·可编程中断控制器 | 第27页 |
| ·可编程I／O端口控制器 | 第27页 |
| §3.5 本章小结 | 第27-28页 |
| 第四章 AP系统硬件各模块的实现 | 第28-36页 |
| §4.1 系统复位模块(Reset Module) | 第28页 |
| §4.2 系统时钟模块(Clock Module) | 第28-29页 |
| §4.3 调试模块(JTAG Module) | 第29-30页 |
| §4.4 SDRAM模块(SDRAM Module) | 第30-31页 |
| §4.5 Flash Memory模块(Flash Module) | 第31页 |
| §4.6 CardBus模块(CardBus Module) | 第31-32页 |
| §4.7 串行通信模块(UART Module) | 第32-33页 |
| §4.8 以太网模块(Ethernet Module) | 第33页 |
| §4.9 电源模块(Power ModuIe) | 第33-34页 |
| §4.10 密码协处理器模块(Cipher Co-microprocessor ModuIe) | 第34-35页 |
| §4.11 本章小结 | 第35-36页 |
| 第五章 密码协处理器的设计 | 第36-46页 |
| §5.1 AES算法 | 第36-39页 |
| ·状态、密码密钥和圈变换 | 第36-37页 |
| ·字节(SubByte)代换 | 第37页 |
| ·行移位(ShiftRow)变换 | 第37-38页 |
| ·列混合(MixColumn)变换 | 第38页 |
| ·圈密钥加 | 第38-39页 |
| ·密钥调度 | 第39页 |
| §5.2 AES密码协处理器的设计方案 | 第39-40页 |
| §5.3 AES算法功能模块的优化和实现 | 第40-44页 |
| ·ShiftRow和InvShiftRow模块的实现 | 第40-41页 |
| ·SubByte／MixColumn和InvSubByte／InvMixColumn的实现 | 第41-43页 |
| ·加密／解密选择和密钥扩展的的实现 | 第43-44页 |
| §5.4 实验结果 | 第44页 |
| §5.5 本章小结 | 第44-46页 |
| 第六章 总结 | 第46-48页 |
| §6.1 课题成果 | 第46页 |
| §6.2 后续工作的开展 | 第46-48页 |
| 参考文献 | 第48-50页 |
| 致谢 | 第50页 |
