基于G.hn标准的基带调制解调硬件平台设计与调制技术研究
摘要 | 第1-5页 |
Abstract | 第5-8页 |
缩略语 | 第8-10页 |
第一章 绪论 | 第10-16页 |
·课题研究背景及意义 | 第10-12页 |
·研究背景 | 第10-11页 |
·研究意义 | 第11-12页 |
·G.hn 发展趋势 | 第12-14页 |
·论文的工作内容及论文结构 | 第14-16页 |
·论文的工作内容 | 第14-15页 |
·论文的结构 | 第15-16页 |
第二章 G.hn 标准概述 | 第16-25页 |
·G.hn 标准优势 | 第16-17页 |
·G.hn 标准工作频段规划 | 第17-18页 |
·G.hn 家庭网络结构 | 第18-20页 |
·G.hn 家庭网络收发器节点分类 | 第18-19页 |
·G.hn 家庭网络中域的操作模式 | 第19页 |
·G.hn 家庭网络应用拓扑结构 | 第19-20页 |
·G.hn 协议架构 | 第20-22页 |
·基于G.hn 家庭网络技术的互联互通 | 第22-23页 |
·G.hn 应用领域 | 第23-24页 |
·本章小结 | 第24-25页 |
第三章 G.hn 物理层调制技术 | 第25-44页 |
·G.hn 物理层总体结构 | 第25-26页 |
·G.hn 物理层发送部分结构 | 第25-26页 |
·G.hn 物理层接收部分总体结构 | 第26页 |
·G.hn 物理层参数及最大速率计算 | 第26-28页 |
·G.hn 物理层的帧结构 | 第28-30页 |
·前导 | 第29页 |
·帧头 | 第29-30页 |
·ACE 介绍 | 第30页 |
·发送端PCS 子层 | 第30-31页 |
·发送端PMA 子层 | 第31-36页 |
·LDPC 编码简介 | 第31-32页 |
·基于G.hn 标准的LDPC 编码器原理 | 第32-33页 |
·基于G.hn 的编码方案设计 | 第33-36页 |
·发送部分PMD 子层 | 第36-42页 |
·OFDM 系统基本原理 | 第36-38页 |
·循环前缀CP | 第38-39页 |
·G.hn 物理层OFDM 调制原理 | 第39-41页 |
·物理层子载波的分类与未用子载波处理方法 | 第41-42页 |
·系统占用FPGA 资源评估 | 第42-43页 |
·本章小结 | 第43-44页 |
第四章 基于G.hn 标准的基带处理硬件设计 | 第44-67页 |
·基于G.hn 标准的硬件方案分析 | 第44-45页 |
·基带处理硬件总体方案 | 第44页 |
·传输媒介的选择 | 第44-45页 |
·工作频段的选择 | 第45页 |
·硬件芯片选型与系统原理分析 | 第45-49页 |
·基带处理芯片的选择 | 第45-46页 |
·ADC/DAC 芯片选型 | 第46-47页 |
·FPGA 芯片选型 | 第47-49页 |
·硬件系统方案设计 | 第49-50页 |
·硬件方案实现 | 第50-60页 |
·ADC 前端设计 | 第50-51页 |
·ADC 原理设计 | 第51-52页 |
·DAC 原理设计 | 第52-54页 |
·网络接口模块设计 | 第54-55页 |
·FPGA 模块设计 | 第55-60页 |
·电源模块设计 | 第60-63页 |
·印制电路板设计 | 第63-66页 |
·高速电路板处理原则 | 第63-64页 |
·系统板PCB 设计 | 第64-66页 |
·本章小结 | 第66-67页 |
第五章 硬件调试与实验 | 第67-82页 |
·编程语言及开发工具 | 第67页 |
·VHDL 语言 | 第67页 |
·Quartus II 软件 | 第67页 |
·调试实验平台 | 第67-69页 |
·FPGA 模块调试 | 第68-69页 |
·ADC/DAC 模块调试 | 第69-76页 |
·高速DA 的调试 | 第69-72页 |
·高速AD 的调试 | 第72-74页 |
·联合调试结果分析 | 第74-76页 |
·LAN9220 模块调试 | 第76-81页 |
·LAN9220 初始化 | 第76-78页 |
·LAN9220 读写控制程序设计 | 第78-80页 |
·LAN9220 实验结果分析 | 第80-81页 |
·本章小结 | 第81-82页 |
第六章 结论与展望 | 第82-83页 |
·本文工作总结 | 第82页 |
·展望 | 第82-83页 |
致谢 | 第83-84页 |
参考文献 | 第84-86页 |