| 摘要 | 第1-8页 |
| ABSTACT | 第8-12页 |
| 第一章 引言 | 第12-15页 |
| ·高速数据发生器的发展概况 | 第12-13页 |
| ·本课题的实现目标和本文工作 | 第13-15页 |
| 第二章 系统时钟逻辑设计 | 第15-38页 |
| ·频率合成的主要技术方法 | 第15页 |
| ·系统时钟逻辑电路的体系结构设计 | 第15-16页 |
| ·系统时钟的DDS电路设计 | 第16-26页 |
| ·DDS基本工作原理 | 第16-18页 |
| ·DDS的杂散分析 | 第18-20页 |
| ·AD9852的主要特性 | 第20-23页 |
| ·DDS部分的电路设计 | 第23-26页 |
| ·系统时钟的DDS+PLL电路设计 | 第26-28页 |
| ·系统时钟控制逻辑设计 | 第28-34页 |
| ·可编程器件的选用 | 第28-29页 |
| ·控制逻辑总体设计方案 | 第29-30页 |
| ·控制逻辑的分模块设计 | 第30-33页 |
| ·系统时钟的控制软件 | 第33-34页 |
| ·系统时钟电路的PCB板设计 | 第34-38页 |
| ·ECL电路的处理 | 第34-36页 |
| ·高速PCB板设计 | 第36-38页 |
| 第三章 高速数据发生器的GPIB接口的FPGA实现 | 第38-54页 |
| ·高速数据发生器GPIB接口功能概述 | 第38页 |
| ·高速数据发生器的GPIB接口的总体设计方法 | 第38-40页 |
| ·数据发生器的GPIB接口功能的状态机设计 | 第40-46页 |
| ·数据发生器GPIB接口的内部模块的设计 | 第46-54页 |
| ·读写寄存器的设计实现 | 第46-52页 |
| ·地址译码器的设计实现 | 第52-53页 |
| ·多线消息译码器的设计实现 | 第53-54页 |
| 第四章 电路调试 | 第54-58页 |
| ·系统时钟调试 | 第54-55页 |
| ·程控电路调试 | 第55-58页 |
| 第五章 结束语 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62-64页 |
| 个人简历及研究成果 | 第64页 |