| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-18页 |
| ·引言 | 第7页 |
| ·本论文的主要内容 | 第7-8页 |
| ·开发工具 | 第8页 |
| ·相关技术 | 第8-17页 |
| ·本章小结 | 第17-18页 |
| 第2章 系统硬件电路的设计 | 第18-27页 |
| ·系统整体设计方案 | 第18-19页 |
| ·DSP 部分的设计 | 第19-21页 |
| ·CPLD 部分的设计 | 第21页 |
| ·1553B 总线接口设计 | 第21-23页 |
| ·A/D 和D/A 模块的电路设计 | 第23-25页 |
| ·A/D 模块设计 | 第23-24页 |
| ·D/A 模块设计 | 第24-25页 |
| ·系统其他模块的电路设计 | 第25-26页 |
| ·开关量输入模块设计 | 第25-26页 |
| ·开关量输出模块设计 | 第26页 |
| ·定时器、脉冲输入和外部中断模块的设计 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第3章 CPLD 逻辑电路设计 | 第27-35页 |
| ·CPLD 控制逻辑的整体设计 | 第27-28页 |
| ·译码和复位逻辑的实现 | 第28-29页 |
| ·1553B 总线模块的逻辑控制 | 第29-31页 |
| ·系统其他模块的逻辑控制 | 第31-34页 |
| ·A/D和D/A的逻辑控制 | 第31页 |
| ·开关量输入/输出模块的逻辑控制 | 第31-32页 |
| ·4 路外部中断的选择逻辑 | 第32-34页 |
| ·脉冲输入模块的逻辑控制 | 第34页 |
| ·本章小结 | 第34-35页 |
| 第4章 1553B 总线接口的实现 | 第35-48页 |
| ·RT 模式下的Description Block | 第35-36页 |
| ·EP-H31580 RT 模式的实现 | 第36-40页 |
| ·EP-H31580 RT 模式的配置 | 第37-39页 |
| ·EP-H31580 RT 模式的数据接收函数 | 第39-40页 |
| ·EP-H31580 的测试 | 第40-47页 |
| ·EP-H31580 与TMS320C6713 的通讯 | 第40-42页 |
| ·EP-H31580 RT 模式下与EP-H6273 的通讯 | 第42-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 系统的软件设计与实现 | 第48-55页 |
| ·DSP 系统的初始化 | 第48页 |
| ·中断的实现 | 第48-51页 |
| ·系统定时器的实现 | 第51-53页 |
| ·A/D 和D/A 软件实现 | 第53-54页 |
| ·开关量输入/输出的软件实现 | 第54页 |
| ·本章小结 | 第54-55页 |
| 第6章 结论与展望 | 第55-56页 |
| 附录A | 第56-57页 |
| 附录B | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 论文研究成果 | 第62-63页 |
