基于FPGA的同步数字复接系统的设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·复接技术的研究现状 | 第7-9页 |
| ·本论文所做的主要工作 | 第9-10页 |
| 第二章 EDA技术概述 | 第10-22页 |
| ·EDA技术及其发展 | 第10-12页 |
| ·EDA技术的特点 | 第10-11页 |
| ·EDA技术的发展阶段 | 第11-12页 |
| ·大规模可编程逻辑器件 | 第12-16页 |
| ·可编程逻辑器件介绍 | 第12-14页 |
| ·可编程逻辑器件的特点 | 第14页 |
| ·FPGA基本结构 | 第14-15页 |
| ·FPGA发展趋势 | 第15-16页 |
| ·硬件描述语言 | 第16-19页 |
| ·VHDL语言概述 | 第16-17页 |
| ·基于VHDL语言的自顶向下设计方法 | 第17-19页 |
| ·Quartus Ⅱ开发环境 | 第19-21页 |
| ·Quartus II开发环境介绍 | 第19-20页 |
| ·Quartus II设计流程 | 第20-21页 |
| ·实验开发系统 | 第21-22页 |
| 第三章 数字复接技术原理 | 第22-30页 |
| ·数字复接技术的发展 | 第22-24页 |
| ·数字复接系统的组成 | 第24-25页 |
| ·数字复接系列标准 | 第25-26页 |
| ·数字复接的方法 | 第26-28页 |
| ·数字复接的方式 | 第28-30页 |
| 第四章 同步数字复接系统的FPGA建模与设计 | 第30-50页 |
| ·数字通信系统的VHDL建模 | 第30-31页 |
| ·同步数字复接器模块组成 | 第31-37页 |
| ·同步数字复接器各模块工作原理 | 第31-36页 |
| ·同步数字复接系统仿真与验证 | 第36-37页 |
| ·同步数字分接器模块组成 | 第37-49页 |
| ·同步技术 | 第37-43页 |
| ·数字锁相环提取位同步法 | 第38-41页 |
| ·连贯式插入帧同步法 | 第41-43页 |
| ·帧同步移位和时序信号恢复 | 第43-46页 |
| ·分路器模块 | 第46-48页 |
| ·同步数字分接系统仿真与验证 | 第48-49页 |
| ·小结 | 第49-50页 |
| 第五章 结束语 | 第50-52页 |
| 参考文献 | 第52-55页 |
| 发表论文和参加科研情况说明 | 第55-56页 |
| 附录 同步数字复接器程序 | 第56-67页 |
| 致谢 | 第67页 |
