嵌入式千兆网络图像传输系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-11页 |
| ·课题的研究背景 | 第8-9页 |
| ·论文的主要工作 | 第9-10页 |
| ·论文的结构安排 | 第10-11页 |
| 2 系统总体方案设计 | 第11-16页 |
| ·系统结构设计 | 第11-12页 |
| ·网络协议 | 第12-14页 |
| ·千兆以太网 | 第14-16页 |
| 3 系统采用的芯片介绍 | 第16-30页 |
| ·系统器件的选型 | 第16-18页 |
| ·FPGA选型 | 第16-17页 |
| ·图像传感器选型 | 第17-18页 |
| ·MAC芯片AX88180 | 第18-23页 |
| ·芯片简介 | 第18-20页 |
| ·信号描述 | 第20-21页 |
| ·主机接口 | 第21-22页 |
| ·地址映射 | 第22页 |
| ·读写时序 | 第22-23页 |
| ·PHY芯片88E1111 | 第23-28页 |
| ·硬件配置 | 第24-25页 |
| ·电路连接 | 第25-26页 |
| ·管理接口 | 第26-28页 |
| ·图像传感器MT9M032 | 第28-30页 |
| 4 FPGA逻辑设计概述 | 第30-35页 |
| ·FPGA为何可编程 | 第30-31页 |
| ·FPGA设计流程 | 第31-33页 |
| ·RTL代码设计 | 第33-35页 |
| 5 网卡控制器逻辑设计 | 第35-42页 |
| ·总体设计 | 第35-36页 |
| ·网卡初始化 | 第36-38页 |
| ·数据发送 | 第38-40页 |
| ·数据接收 | 第40-41页 |
| ·中断处理 | 第41-42页 |
| 6 UDP/IP协议栈硬件实现 | 第42-61页 |
| ·整体设计 | 第42-43页 |
| ·IP模块 | 第43-50页 |
| ·IP协议概述 | 第43-45页 |
| ·IP发送模块 | 第45-48页 |
| ·IP接收模块 | 第48-50页 |
| ·ARP模块 | 第50-55页 |
| ·ARP协议概述 | 第50-51页 |
| ·ARP模块 | 第51-55页 |
| ·UDP模块 | 第55-61页 |
| ·UDP协议概述 | 第55-57页 |
| ·UDP发送模块 | 第57-58页 |
| ·UDP接收模块 | 第58-61页 |
| 7 系统测试 | 第61-68页 |
| ·系统的调试方法 | 第61-62页 |
| ·背板硬件调试 | 第61-62页 |
| ·FPGA调试 | 第62页 |
| ·系统测试结果 | 第62-68页 |
| ·功能仿真 | 第62-63页 |
| ·接收数据 | 第63-65页 |
| ·发送数据 | 第65-66页 |
| ·整体验证 | 第66-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
